在两级反馈放大电路中在调试中发现哪些元件对放大电路的性能影响最明显 为什？

CH1

1． 按规模划分，集成电路的发展已经经历了哪几代？它的发展遵循了一条业界著名的定律，请说出是什么定律？

晶体管-分立元件-SSI-MSI-LSI-VLSI-ULSI-GSI-SOC。MOORE定律

2． 什么是无生产线集成电路设计？列出无生产线集成电路设计的特点和环境。

拥有设计人才和技术，但不拥有生产线。特点：电路设计，工艺制造，封装分立运行。环境：IC产业生产能力剩余，人们需要更多的功能芯片设计

3． 多项目晶圆（MPW）技术的特点是什么？对发展集成电路设计有什么意义？

MPW：把几到几十种工艺上兼容的芯片拼装到一个宏芯片上，然后以步行的方式排列到一到多个晶圆上。意义：降低成本。

4． 集成电路设计需要哪四个方面的知识？

系统，电路，工具，工艺方面的知识

CH2

1． 为什么硅材料在集成电路技术中起着举足轻重的作用?

原材料来源丰富，技术成熟，硅基产品价格低廉

2．GaAs和InP材料各有哪些特点?P10,11

3．怎样的条件下金属与半导体形成欧姆接触？怎样的条件下金属与半导体形成肖特基接触？

接触区半导体重掺杂可实现欧姆接触，金属与掺杂半导体接触形成肖特基接触

4．说出多晶硅在CMOS工艺中的作用。P13

5．列出你知道的异质半导体材料系统。

GaAs/AlGaAs, InP/ InGaAs, Si/SiGe,

6．SOI材料是怎样形成的，有什么特点?

SOI绝缘体上硅，可以通过氧隔离或者晶片粘结技术完成。特点：电极与衬底之间寄生电容大大减少，器件速度更快，功率更低

7. 肖特基接触和欧姆型接触各有什么特点？

肖特基接触：阻挡层具有类似PN结的伏安特性。欧姆型接触：载流子可以容易地利用量子遂穿效应相应自由传输。

8. 简述双极型晶体管和MOS晶体管的工作原理。P19,21

CH3

1． 写出晶体外延的意义，列出三种外延生长方法，并比较各自的优缺点。

意义：用同质材料形成具有不同掺杂种类及浓度而具有不同性能的晶体层。外延方法:液态生长，气相外延生长，金属有机物气相外延生长

2．写出掩膜在IC制造过程中的作用，比较整版掩膜和单片掩膜的区别，列举三种掩膜的制造方法。P28,29

3．写出光刻的作用，光刻有哪两种曝光方式？作用：把掩膜上的图形转换成晶圆上的器件结构。曝光方式有接触与非接触两种。

4．X射线制版和直接电子束直写技术替代光刻技术有什么优缺点？

X 射线（X-ray）具有比可见光短得多的波长，可用来制作更高分辨率的掩膜版。电子束扫描法，，由于高速电子的波长很短，分辨率很高

5． 说出半导体工艺中掺杂的作用，举出两种掺杂方法，并比较其优缺点。

热扩散掺杂和离子注入法。与热扩散相比，离子注入法的优点如下：1.掺杂的过程可通过调整杂质剂量与能量来精确控制杂质分布。2.可进行小剂量的掺杂。3.可进行极小深度的掺杂。4.较低的工业温度，故光刻胶可用作掩膜。5.可供掺杂的离子种类较多，离子注入法也可用于制作隔离岛。缺点：价格昂贵，大剂量注入时，半导体晶格会遭到严重破坏且难以恢复

6．列出干法和湿法氧化法形成SiO2的化学反应式。

干氧湿氧

CH4

1．Si工艺和GaAs工艺都有哪些晶体管结构和电路形式？见表4.1

2．比较CMOS工艺和GaAs工艺的特点。

CMOS工艺技术成熟，功耗低。GaAs工艺技术不成熟，工作频率高。

3. 什么是MOS工艺的特征尺寸？

工艺可以实现的平面结构的最小宽度，通常指最小栅长。

4. 为什么硅栅工艺取代铝栅工艺成为CMOS工艺的主流技术？

铝栅工艺缺点是，制造源漏极与制造栅极需要两次掩膜步骤（MASK STEP），不容易对齐。硅栅工艺的优点是：自对准的，它无需重叠设计，减小了电容，提高了速度，增加了电路的稳定性。

5. 为什么在栅长相同的情况下NMOS管速度要高于PMOS管？

因为电子的迁移率大于空穴的迁移率

6．简述CMOS工艺的基本工艺流程。P.52

7．常规N-Well CMOS工艺需要哪几层掩膜？每层掩膜分别有什么作用？P50表4.3

CH5

1． 说出MOSFET的基本结构。

MOSFET由两个PN结和一个MOS电容组成。

2． 写出MOSFET的基本电流方程。

3． MOSFET的饱和电流取决于哪些参数？

饱和电流取决于栅极宽度W，栅极长度L，栅-源之间压降，阈值电压，氧化层厚度，氧化层介电常数

4． 为什么说MOSFET是平方率器件？

因为MOSFET的饱和电流具有平方特性

5． 什么是MOSFET的阈值电压？它受哪些因素影响？

阈值电压就是将栅极下面的Si表面从P型Si变成N型Si所必要的电压。影响它的因素有4个：材料的功函数之差，SiO2层中可以移动的正离子的影响，氧化层中固定电荷的影响，界面势阱的影响

6． 什么是MOS器件的体效应？

由于衬底与源端未连接在一起，而引起的阈值电压的变化叫做体效应。

7． 说明L、W对MOSFET的速度、功耗、驱动能力的影响。

P70，71

8． MOSFET按比例收缩后对器件特性有什么影响?

不变，器件占用面积减少，提高电路集成度，减少功耗

9． MOSFET存在哪些二阶效应？分别是由什么原因引起的？

P.70-73沟道长度调制效应，体效应，亚阈值效应

10．说明MOSFET噪声的来源、成因及减小的方法。

噪声来源：热噪声和闪烁噪声。热噪声是由沟道内载流子的无规则热运动造成的，可通过增加MOS管的栅宽和偏置电流减少热噪声。闪烁噪声是由沟道处二氧化硅与硅界面上电子的充放电引起的，增加栅长栅宽可降低闪烁噪声。

CH6

1．芯片电容有几种实现结构？

① 利用二极管和三极管的结电容；

② 叉指金属结构；

③ 金属-绝缘体-金属（MIM）结构；

④ 多晶硅/金属-绝缘体-多晶硅结构。

2．采用半导体材料实现电阻要注意哪些问题？

精度、温度系数、寄生参数、尺寸、承受功耗以及匹配等方面问题

3．画出电阻的高频等效电路。

4．芯片电感有几种实现结构？

(1)集总电感

集总电感可以有下列两种形式:

1 匝线圈

2 圆形、方形或其他螺旋形多匝线圈

(2)传输线电感

5．微波集成电路设计中，场效应晶体管的栅极常常通过一段传输线接偏置电压。试解释其作用。

阻抗匹配

6．微带线传播TEM波的条件是什么？

半导体异质结构一般是由两层以上不同材料所组成，它们各具不同的能带隙。这些材料可以是GaAs之类的化合物，也可以是Si-Ge之类的半导体合金。按异质结中两种材料导带和价带的对准情况可以把异质结分为Ⅰ型异质结和Ⅱ型异质结两种，两种异质结的能带结构异质结图册，I型异质结的能带结构是嵌套式对准的,窄带材料的导带底和价带顶都位于宽带材料的禁带中，ΔEc和ΔEv的符号相反，GaAlAs/GaAs和InGaAsP/InP都属于这一种。在Ⅱ型异质结中，ΔEc和ΔEv的符号相同。具体又可以分为两种:一种所示的交错式对准，窄带材料的导带底位于宽带材料的禁带中，窄带材料的价带顶位于宽带材料的价带中。另一种如图1(c)所示窄带材料的导带底和价带顶都位于宽带材料的价带中Ⅱ型异质结的基本特性是在交界面附近电子和空穴空间的分隔和在自洽量子阱中的局域化。由于在界面附近波函数的交叠，导致光学矩阵元的减少，从而使辐射寿命加长，激子束缚能减少。由于光强和外加电场会强烈影响Ⅱ型异质结的特性，使得与Ⅰ型异质结相比，Ⅱ型异质结表现出不寻常的载流子的动力学和复合特性，从而影响其电学、光学和光电特性及其器件的参数。http://ic.big-bit.com/news/list-75.html

---