fpga未使用的管脚放在总线上如何设置管脚类型,不影响总线

如果是 Xilinx ISE 的话，在左侧Design窗口中的generate programming file按钮那里，右键点击，d出菜单中的process properties选项卡里，有unused IOB的属性配置，即未用管脚熟悉配置，可选择为上拉，下拉或者悬空，你可以根据需要配置这个熟悉。

如果总线上的使能信号是低电平有效的，建议将默认unused IOB属性配置为 Pull Up即上拉，当然，具体配置啥还是要看你的系统中怎么要求的

有几根专用引脚不能被其他器件使用的，也有几根多功能的引脚可以在加载完程序之后可能有其他用途，反正这样的话你可以节省引脚，不过你要是大器件的话不必非得用这几根引脚，反正也够用不是，具体你得看看datasheet引脚的功能，

问题补充： Totag 的回答，你看我的理解对不对：IO standard是根据你所要输入的电平来设置，Group是根据所分配的信号端口自动确定，而每个引脚的IO Bank本身已经确定！

首先说IO standard：这个是用于支持对应不同的电平标准。FPGA IO口的电压由IO bank上的VCC引入。一个bank上引入33V TTL电平，那么此时整个bank上输出33V的TTL电平。设置这个第一是为了和current strength一起计算功率。第二个是用于在IO口上加载正确的上拉/下拉电阻。只要你设置完成，Quartus会按照你的电平标准自动布线。

第二是IO Bank：你在quartus pin planner 的top view下右键然后点击 show IO banks，这个时候就会看到FPGA的管脚被几种颜色划分开了。一种颜色下的IO口代表一组bank。你在吧管脚的location约束完成以后。IO Bank会自动填充完毕的。

第三是Group：Group就是你所输出的信号的名字啦。比如你有一组信号叫cnt。你对cnt的某一根赋值，那么。。这里的Group会自动填充为cnt 。

第四是Reserved：这个是对管脚内部的IO逻辑进行约束的，你在下面可以看到一些值。介绍几个吧。bidrectional：双向，tri-state:三态等等。这个约束的是FPGA在IO端的输入输出区域的逻辑。比如你选择tri-state。那么这个时候，在你IO口前部的IO区，quartus会自动给你生成一个三态门。

第五个是Vref Group：这个Group是bank内部的细分区域，因为一个bank可能多达60个脚。为了快速定位，你可以利用这个vref group来找到某个管脚。（这个是非修改属性）无法修改。

你的理解是正确的，另外，跨越IO bank的信号没有问题。只是注意跨bank的电平是否一致即可。对于跨IO bank的延迟对于FPGA而言没有多少延迟。

管脚分配呢，你可以看一下quartus里面pin planner内部那张 top view对于每个管脚的说明。大多数管脚是可以当做普通IO使用的。只是有些特殊要求的时候。只可以使用对应的IO，比如差分输入，高时钟输入等等。这个是要参照对应器件的IO 手册来决定的。而且对应的设计大多数的器件生产商都会给出参考设计。里面包括了IO的设计，pcb的设计以及内部程序端口的约束。所以具体问题具体分析。

FPGA的管脚可以支持不同的电平输入输出标准，一般只要其外接芯片的输入输出管脚信号电平不大（一般小于5V）就可以直接连接，但是如果不放心的话也可以在中间加一个电阻，33Ω或者55Ω都可以。

在FPGA中，有些管脚不会使用到，为了保护FPGA，需要将未使用的管脚状态配置为三态输入或者弱上拉三态输入。

根据以下步骤进行修改

1、进入quartus软件界面，双击芯片，进入配置界面

以上就是关于fpga未使用的管脚放在总线上如何设置管脚类型,不影响总线全部的内容，包括:fpga未使用的管脚放在总线上如何设置管脚类型,不影响总线、dsp和fpga的外接flash那些引脚是不是会被他们占用、对于FPGA的引脚分配大家是怎么做的呢等相关内容解答，如果想了解更多相关内容，可以关注我们，你们的支持是我们更新的动力！