fpga能不能同时运行固化程序和数据流程序

不能。

越是FPGA靠前端步骤的时候提供的IP，他的二次开发性就越好，但是它的性能可能是个反的过程。同时也越贵，毕竟任何一个提供者也不想将自己的源码程序提供给他者。

比如说Altera FPGA，对于大部分芯片都可以同时采用2种编程方法，即AS+配置芯片方式以及JTAG方式，下载电缆都可以通用，比如ByteBlasterII；

用AS+配置芯片方式，就是可以将程序下载到配置芯片中，配置芯片（如EPCS系列）就是一块EPROM，它可以在每次系统上电的时候，都自动将程序烧写到FPGA中，这样一来FPGA就用不着每次上电都重新烧写了，跟使用CPLD时是一样的。这种方式下采用的下载文件时POF文件。

用JTAG方式的话，就是直接将程序下载到FPGA中，由于FPGA中是基于SRAM结构的，所以每次断电之后程序就没有了，所以必须每次上电都重新下载。用JTAG方式的好处在于便于调试，比如我们可以用QuartusII中的SignalTapII嵌入式逻辑分析仪进行FPGA I/0引脚上信号的实时观测，非常的方便。这种方式下采用的下载文件时SOF文件。

另外，如果使用了某些没有License的IP Core资源的话，那么必须在JTAG方式下，把下载线连在FPGA上才能使用，而且通常有时间限制，超过时限之后，就需要重新编译程序，产生新的SOF下载文件。

如果以上2种方式同时使用，需要2跟接线柱，一根下载线，一套配置成AS方式，一套配置成JTAG方式。前期使用JTAG方式调试，待FPGA功能成型之后，就可以用AS方式将程序固化到配置芯片中去，以后就不用每次上电都重新下载了。

2种方式具体的连接图，看看Altera官方发布的配置手册就可以了，很简单的

altera altera 对JTAG电缆、器件上电有顺序要求！另外,按照参考手册,jtag都是25V供电。你的jtag电缆是否支持25V？还有,你的程序里面双向IO口有没有可能没控制好,和外面的ASIC发生冲突造成短路？以前用过ep3c80,插拔电缆时很容易把jtag口烧掉,那次运气,只是jtag坏掉了,芯片没烧

PHY芯片的MII接口(发往FPGA)的差分信号线上没有限流电阻,因为FPGA的IO口电流范围为10uA,而PHY的输出电路为微安级mA的,这在长时间情况下会不会造成FPGA芯片损坏

来，给你详尽的解答下。。这段话都放到我的论文里了。

根据上电配置FPGA的过程中的状态，数据配置可分为3种方式写入FPGA中[39]。

（1）AS（ActiveSerial，主动串行）配置方式

在AS配置方式下，由FPGA器件主动输出控制、同步信号和时钟给外部的专用配置芯片，配置芯片收到FPGA的命令后，就把内部存储的配置数据发送到FPGA中，完成配置的过程。其中只有Stratix II系列、Cyclone系列、Cyclone II系列和CycloneIII系列器件支持这种配置模式。CycloneII系列还支持40MHz的快速AS配置方式。AS配置方式是将程序编译后的文件下载到EPCS4中保存，再次上电时系统会先从EPCS4中读取数据进行相应的配置，一般在设计完成时使用。

（2）JTAG（JointTest Action Group）配置方式

JTAG是IEEE11491边界扫描测试标准接口。大多数的ALTERA FPGA都支持JTAG配置方式。应用Quartus II软件通过下载器将配置数据下载至FPGA中。在调试阶段一般选择JTAG配置方式，直接将编译生成的SOF文件下载到FPGA中，掉电后数据消失。

（3）PS（PassiveSerial，被动串行）配置方式

在被动串行配置方式下，系统是通过外围其他的器件来控制配置过程的，这些外围器件可以是配置芯片、CPLD和微处理器等，在配置过程中FPGA完全处于被动状态，只能够输出一些状态信号来响应这个配置过程。如果只选用一种配置方式，则可以将MSEL1和MSEL0直接接地或接VCC。如果选用多种配置方式则需要用FPGA对MSEL管脚按照上表中的值进行电平切换。MSEL管脚在配置开始之前必须处于稳态，不能悬空。发送端主控芯片选择的是ALTERA公司的Cylone II系列芯片EP2C8144TC8N。

[39] Altera CorporationCyclone II Device Handbook [EB/OL]2008

以上就是关于fpga能不能同时运行固化程序和数据流程序全部的内容，包括:fpga能不能同时运行固化程序和数据流程序、impact和vivado固化程序有什么区别吗、如何将程序加载到FPGA等相关内容解答，如果想了解更多相关内容，可以关注我们，你们的支持是我们更新的动力！