说明在fpga设计中，同步设计和异步设计的不同之处

同步就是你想 *** 作的时候，即使你执行了，他也会等到边沿变化的时候才执行。就是在posedge和negedge的时候。

异步就是我不管你是上升沿还是下降沿，只要有信号，就立缓型刻执行。这样的方式不好。还拦简是同步比较好。防止出错。

你看教扰衡猜程的时候都会有一句always（posedge clk or negedge rst）的原因

本人新学fpga verilog语言中迹姿的异步复位信号rst_n是从哪里...

低电平有效还是高电平有效，就看你代码里咋写了。看你定义成rst_n应该是低电平有效。

你的FPGA板应该外接按键吧，你用quartus II综合时，有个配置引脚，你可以将你的这个含清

input rst_n这个引脚配置到按键上，当把你的程序下载姿老绝到FPGA中时，你的按键便可以控制FPGA复位了。就这么简单。

---