vivado中debug怎么调试

首先第一步，需要把想要观测的信号标记出来，即mark_debug，有两种mark_debug的方法，我用verilog写了一个简单的流水灯程序，只有几行代码，如下：

module main(

inputclk,

inputrst,

output reg [7:0] led

)

(*mark_debug = "true"*)reg [23:0] counter

always @(posedge clk) begin

if(rst) begin

counter <= 0

led <= 8'b00000001

这是你交叉`include出现的问题

推荐你在divd.v

开头写上

`ifndef DIVD_V

`define DIVD_V

在最后写上

`endif

这样只要文件之前被include过了，就会有DVID_V这个define，这样就能避免同一个文件在不同的地方被include造成的重复declare

---