
>>>Quartus顶层实体(Top Level Entity)
类似于Visual Studio里面的启动文件,综合只能对顶层实体进行综合
VHDL文件、原理图文件都可以设置晌晌为顶层实体(在工程中对应文件处右键-->Set As Top-Level Entity)
改变顶层实体后要重新知做进行综合,然后才能对当前顶层实体进行波形仿真等 *** 作
由于QuartusII中一个工程中只能有一个顶层文件,所以当在一个工程中同一级需要多个模块时,就需要模块之间的连接,主要方法是:1.编辑输入各个模块的verilog文件并保存,然后Processing->Analyze
Current
File
2.变异没错误后,在左侧工程栏中选择该Verilog文件,鼠标右键->Creat
Symbole
Files
for
Current
File
3.新建原理图文件,在原理图文件绘图界面上双击鼠标左键或者选择左侧工具栏的与门符号,就会悄姿出现该verilog文件对应的原理图模块
4.调用所有生成的原理图模块,连线得到同一模块启薯绝的连接,构成同一层手竖次上的原理图,然后综合,编译仿真
(注意:连线后的原理图不能与先前生成的各个模块同名)
欢迎分享,转载请注明来源:内存溢出
微信扫一扫
支付宝扫一扫
评论列表(0条)