怎么判断简并半导体？什么是简并半导体？

一般情况下，ND<NC或NA <NV；费米能级处于禁带之中。当ND≥NC或NA≥NV时，EF将与EC或EV重合，或进入导带或价带，此时的半导体称为简并半导体。也即，简并半导体是指：费米能级位于导带之中或与导带重合；费米能级位于价带之中或与价带重合。

选取EF = EC为简并化条件，得到简并时最小施主杂质浓度：

选取EF = Ev为简并化条件，得到简并时最小受主杂质浓度：

半导体发生简并时：

（1）ND ≥ NC；NA ≥ NV；

（2）ΔED越小，简并所需杂质浓度越小。

（3）简并时施主或受主没有充分电离。

（4）发生杂质带导电，杂质电离能减小，禁带宽度变窄。

扩展资料

半导体芯片的制造过程可以分为沙子原料（石英）、硅锭、晶圆、光刻，蚀刻、离子注入、金属沉积、金属层、互连、晶圆测试与切割、核心封装、等级测试、包装等诸多步骤，而且每一步里边又包含更多细致的过程。

1、沙子：硅是地壳内第二丰富的元素，而脱氧后的沙子（尤其是石英）最多包含25%的硅元素，以二氧化硅（SiO2）的形式存在，这也是半导体制造产业的基础。

2、硅熔炼：12英寸/300毫米晶圆级，下同。通过多步净化得到可用于半导体制造质量的硅，学名电子级硅（EGS），平均每一百万个硅原子中最多只有一个杂质原子。此图展示了是如何通过硅净化熔炼得到大晶体的，最后得到的就是硅锭。

3、单晶硅锭：整体基本呈圆柱形，重约100千克，硅纯度99.9999%。

4、硅锭切割：横向切割成圆形的单个硅片，也就是我们常说的晶圆（Wafer）。

5、晶圆：切割出的晶圆经过抛光后变得几乎完美无瑕，表面甚至可以当镜子。

6、光刻胶（Photo Resist）：图中蓝色部分就是在晶圆旋转过程中浇上去的光刻胶液体，类似制作传统胶片的那种。晶圆旋转可以让光刻胶铺的非常薄、非常平。

7、光刻：光刻胶层随后透过掩模（Mask）被曝光在紫外线（UV）之下，变得可溶，期间发生的化学反应类似按下机械相机快门那一刻胶片的变化。掩模上印着预先设计好的电路图案，紫外线透过它照在光刻胶层上，就会形成微处理器的每一层电路图案。

8、溶解光刻胶：光刻过程中曝光在紫外线下的光刻胶被溶解掉，清除后留下的图案和掩模上的一致。

9、蚀刻：使用化学物质溶解掉暴露出来的晶圆部分，而剩下的光刻胶保护着不应该蚀刻的部分。

10、清除光刻胶：蚀刻完成后，光刻胶的使命宣告完成，全部清除后就可以看到设计好的电路图案。

再次光刻胶：再次浇上光刻胶（蓝色部分），然后光刻，并洗掉曝光的部分，剩下的光刻胶还是用来保护不会离子注入的那部分材料。

11、离子注入（Ion Implantation）：在真空系统中，用经过加速的、要掺杂的原子的离子照射（注入）固体材料，从而在被注入的区域形成特殊的注入层，并改变这些区域的硅的导电性。经过电场加速后，注入的离子流的速度可以超过30万千米每小时。

12、清除光刻胶：离子注入完成后，光刻胶也被清除，而注入区域（绿色部分）也已掺杂，注入了不同的原子。注意这时候的绿色和之前已经有所不同。

13、晶体管就绪：至此，晶体管已经基本完成。在绝缘材（品红色）上蚀刻出三个孔洞，并填充铜，以便和其它晶体管互连。

14、电镀：在晶圆上电镀一层硫酸铜，将铜离子沉淀到晶体管上。铜离子会从正极（阳极）走向负极（阴极）。

15、铜层：电镀完成后，铜离子沉积在晶圆表面，形成一个薄薄的铜层。

16、抛光：将多余的铜抛光掉，也就是磨光晶圆表面。

17、金属层：晶体管级别，六个晶体管的组合，大约500纳米。在不同晶体管之间形成复合互连金属层，具体布局取决于相应处理器所需要的不同功能性。芯片表面看起来异常平滑，但事实上可能包含20多层复杂的电路，放大之后可以看到极其复杂的电路网络，形如未来派的多层高速公路系统。

18、晶圆测试：内核级别，大约10毫米/0.5英寸。图中是晶圆的局部，正在接受第一次功能性测试，使用参考电路图案和每一块芯片进行对比。

19、晶圆切片（Slicing）：晶圆级别，300毫米/12英寸。将晶圆切割成块，每一块就是芯片的内核（Die）。

20、丢弃瑕疵内核：晶圆级别。测试过程中发现的有瑕疵的内核被抛弃，留下完好的准备进入下一步

21、封装

参考资料来源：百度百科-半导体

参考资料来源：百度百科-简并半导体

就是在四价的半导体内加入导电的元素，比如在硅，锗中加入三价的硼或者五价的磷等来提高导电性，加入的愈多，半导体材料的导电性越强。以加入的比例不同分为轻掺杂、中掺杂和重掺杂。

轻掺杂和重掺杂一般同时出现在一个器件里的，因为轻重掺杂的费米能级不一样，所以设计器件的时候有的时候把相同的半导体材料掺杂到不同的浓度实现功能。

扩展资料：

半导体的特性：

1，半导体的电阻率随温度上升而明显下降，呈负温度系数的特性，半导体的导电能力随温度的增高而显著增强，有些半导体对温度的反映特别的灵敏，通常利用这种半导体做成热敏元件。

2，十导体的电阻率随光照的不同而改变-半导体的导电能力随光照强度的变化而变化；有些半导体当光照强度很大时变化很大，例如硫化镉薄膜，当无光照时，它的电阻达到几十兆欧姆，是绝缘体；而受到光照时，其电阻只有几十千欧姆。利用半导体的这种特性，我们可以做成各种光敏元件。

3，半导体的电阻率与所含微量杂质的浓度有很大关系，如果在纯净的半导体中掺人微量的其他元素(通常称作掺杂)，半导体的导电能力会随着掺杂浓度的变化而发生显著的变化。

热缺陷是由于晶体中的原子(或离子)的热运动而造成的缺陷,从几何图形上看是一种点缺陷,热缺陷的数量与温度有关，温度愈高，造成缺陷的机会愈多。晶体中热缺陷有2种形态，一是肖脱基(Schotty)缺陷，2是弗仑克尔(Frenkel)缺陷。

1)肖脱基缺陷

由于热运动，晶体中阳离子及阴离子脱离平衡位置，跑到晶体表面或晶界位置上，构成一层新的界面，而产生阳离子空位及阴离子空位，不过，这些阳离子空位与阴离子空位是符合晶体化学计量比的。如：MgO晶体中，形成Mg2+和O2-空位数相等。而在TiO2中，每形成一个Ti4+离子空位，就形成两个O2-离子空位。肖脱基缺陷实际产生过程是：由于靠近表面层的离子热运动到新的晶面后产生空位，然后，内部邻近的离子再进入这个空位，这样逐步进行而造成缺陷。

2）弗仑克尔缺陷

弗仑克尔缺陷形成过程为：一种离子脱离平衡位置挤入晶体的间隙位置中去，形成所谓间隙（或称填隙）离子，而原来位置形成了阳离子或阴离子空位。这种缺陷的特点是间隙离子和空位是成对出现的。弗仑克尔缺陷除与温度有关外，与晶体本身结构也有很大关系，若晶体中间隙位置较大，则易形成弗仑克尔缺陷。如AgBr比NaCl易形成这种缺陷。

---