长电 科技 是全球领先的集成电路制造和技术服务提供商，提供全方位的芯片成品制造一站式服务，包括集成电路的系统集成、设计仿真、技术开发、产品认证、晶圆中测、晶圆级中道封装测试、系统级封装测试、芯片成品测试并可向世界各地的半导体客户提供直运服务。
通过高集成度的晶圆级（WLP）、2.5D/3D、系统级（SiP）封装技术和高性能的倒装芯片和引线互联封装技术，长电 科技 的产品、服务和技术涵盖了主流集成电路系统应用，包括网络通讯、移动终端、高性能计算、车载电子、大数据存储、人工智能与物联网、工业智造等领域。长电 科技 在全球拥有23000多名员工，在中国、韩国和新加坡设有六大生产基地和两大研发中心，在逾22个国家和地区设有业务机构，可与全球客户进行紧密的技术合作并提供高效的产业链支持。
随着市场对便携式移动数据访问设备的需求快速增长，市场对功能融合和封装复杂性的要求也在提升。同时对更高集成度，更好电气性能、更低时延，以及更短垂直互连的要求，正在迫使封装技术从 2D 封装向更先进的 2.5D 和 3D 封装设计转变。为了满足这些需求，各种类型的堆叠集成技术被用于将多个具有不同功能的芯片集中到越来越小的尺寸中。
长电 科技 积极推动传统封装技术的突破，率先在晶圆级封装、倒装芯片互连、硅通孔(TSV)等领域中采用多种创新集成技术，以开发差异化的解决方案，帮助客户在其服务的市场中取得成功。
3D 集成技术正在三个领域向前推进：封装级集成、晶圆级集成和硅级集成。
• 封装级集成
利用常规的焊线或倒装芯片工艺进行堆叠和互连，以构建传统的堆叠芯片和堆叠封装结构，包括：
堆叠芯片 (SD) 封装 ，通常在一个标准封装中使用焊线和倒装芯片连接，对裸片进行堆叠和互连。配置包括 FBGA-SD、FLGA-SD、PBGA-SD、QFP-SD 和 TSOP-SD。
层叠封装(PoP) ，通常对经过全面测试的存储器和逻辑封装进行堆叠，消除已知合格芯片 (KGD) 问题，并提供了组合 IC 技术方面的灵活度。倒装芯片 PoP 选项包括裸片 PoP、模塑激光 PoP 和裸片模塑激光 PoP 配置 (PoP-MLP-ED)。
封装内封装 (PiP) ，封装内封装 (PiP) 通常将已封装芯片和裸片堆叠到一个 JEDEC 标准 FBGA 中。经过预先测试的内部堆叠模块 (ISM) 接点栅格阵列 (LGA) 和 BGA 或已知/已探测合格芯片 (KGD)，通过线焊进行堆叠和互连，然后模塑形成一个与常规FBGA封装相似的 CSP。
3D 晶圆级集成 (WLP) 使用再分布层和凸块工艺来形成互连。晶圆级集成技术涵盖创新的扇入(FIWLP) 和扇出 (FOWLP) 选项，包括：
嵌入式晶圆级 BGA(eWLB) - 作为一种多功能的扇出型嵌入式晶圆级 BGA 平台，eWLB 灵活的重建制造工艺可以降低基板的复杂性和成本，同时在一系列可靠、低损耗的 2D、2.5D 和 3D 解决方案中实现高性能、小尺寸和非常密集的互连。长电 科技 的 3D eWLB-SiP 和 eWLB-PoP 解决方案包括多个嵌入式无源和有源元器件，提供面对背、面对面选项，以及单面、1.5 面、双面超薄 PoP 配置。对于需要全 3D 集成的应用，长电 科技 的面对面 eWLB PoP 配置通过 eWLB 模塑层，在应用处理器和存储器芯片之间提供直接的垂直互连，以实现高带宽、极细间距的结构，其性能不逊色于 TSV 技术。
包封 WLCSP (eWLCSP ) - 一种创新的 FIWLP 封装，采用扇出型工艺，也称为 FlexLine 方法，来构建这种创新、可靠的包封 WLCSP 封装。
WLCSP - 标准晶圆级 CSP 封装。随着各种工艺技术的发展，例如低固化温度聚合物、将铜材料用于凸块下金属化 (UBM) 和 RDL，我们可以实现更高的密度，提高 WLCSP 封装的可靠性。
在真正的 3D IC 设计中，目标是将一个芯片贴合在另一个芯片上，两者之间没有任何间隔（无中介层或基材）。目前，“接近 3D”的集成通常也称为 2.5D 集成，其实现方法是使用薄的无源中介层中的硅通孔 (TSV)，在封装内部连接芯片。芯片之间的通信通过中介层上的电路进行。FOWLP 工艺还可以产生一种被称为2.5D eWLB的创新过渡技术，在这种技术中，使用薄膜扇出型结构来实现高密度互连。长电 科技 的硅级集成产品组合包括：
2.5D / 扩展 eWLB - 长电 科技 基于 eWLB 的中介层可在成熟的低损耗封装结构中实现高密度互连，提供更高效的散热和更快的处理速度。3D eWLB 互连（包括硅分割）是通过独特的面对面键合方式实现，无需成本更高的 TSV 互连，同时还能实现高带宽的 3D 集成。基于 eWLB 的中介层简化了材料供应链，降低了整体成本，为客户提供了一个强大的技术平台和路径，帮助客户将器件过渡到更先进的 2.5D 和 3D 封装。
MEOL集成的2.5D封装 - 作为首批在2.5D 封装领域拥有成熟 MEOL TSV 集成经验的 OSAT 之一，长电 科技 在这个新兴互连技术领域扮演着重要角色，专注于开发经济高效的高产量制造能力，让 TSV 成为具有商业可行性的解决方案。长电 科技 还与众多的客户、研究机构和领先代工厂开展协作，为集成式 3D 封装解决方案开发有效的商业模式。
2.5/3D集成技术圆片级与扇出封装技术系统级封装技术倒装封装技术焊线封装技术MEMS与传感器
长电 科技 为以下封装选项提供晶圆级技术：
• eWLB（嵌入式晶圆级球栅阵列）
• eWLCSP（包封晶圆级芯片尺寸封装）
• WLCSP（晶圆级芯片尺寸封装）
• IPD（集成无源器件）
• ECP（包封芯片封装）
• RFID（射频识别）
当今的消费者正在寻找性能强大的多功能电子设备，这些设备不仅要提供前所未有的性能和速度，还要具有小巧的体积和低廉的成本。这给半导体制造商带来了复杂的技术和制造挑战，他们试图寻找新的方法，在小体积、低成本的器件中提供更出色的性能和功能。长电 科技 在提供全方位的晶圆级技术解决方案平台方面处于行业领先地位，提供的解决方案包括扇入型晶圆级封装 (FIWLP)、扇出型晶圆级封装 (FOWLP)、集成无源器件 (IPD)、硅通孔 (TSV)、包封芯片封装 (ECP)、射频识别 (RFID)。
突破性的 FlexLineTM 制造方法
我们的创新晶圆级制造方法称为 FlexLineTM 方法，为客户提供了不受晶圆直径约束的自由，同时实现了传统制造流程无法实现的供应链简化和成本的显著降低。FlexLine 制造方法是不同于常规晶圆级制造的重大范式转变，它为扇入型和扇出型晶圆级封装提供了很高的灵活性和显著的成本节省。
FlexLine方法，为客户提供了不受晶圆直径约束的自由，同时实现了传统制造流程无法实现的供应链简化和成本的显著降低。
用于 2.5D 和 3D 集成的多功能技术平台
FlexLine方法，为客户提供了不受晶圆直径约束的自由，同时实现了传统制造流程无法实现的供应链简化和成本的显著降低。
半导体公司不断面临复杂的集成挑战，因为消费者希望他们的电子产品体积更小、速度更快、性能更高，并将更多功能集成到单部设备中。半导体封装对于解决这些挑战具有重大影响。当前和未来对于提高系统性能、增加功能、降低功耗、缩小外形尺寸的要求，需要一种被称为系统集成的先进封装方法。
系统集成可将多个集成电路 (IC) 和元器件组合到单个系统或模块化子系统中，以实现更高的性能、功能和处理速度，同时大幅降低电子器件内部的空间要求。
什么是系统级封装？
系统级封装 (SiP) 是一种功能电子系统或子系统，包括两个或更多异构半导体芯片（通常来自不同的技术节点，针对各自的功能进行优化），通常搭载无源元器件。SiP 的物理形式是模块，根据最终应用的不同，模块可以包括逻辑芯片、存储器、集成无源器件 (IPD)、射频滤波器、传感器、散热片、天线、连接器和/或电源芯片。
先进 SiP 的优势
为了满足用户提高集成度、改善电气性能、降低功耗、加快速度、缩小器件尺寸的需求，以下几大优势促使业界转向先进的SiP 解决方案：
• 比独立封装的元器件更薄/更小的外形尺寸
• 提高了性能和功能集成度
• 设计灵活性
• 提供更好的电磁干扰 (EMI) 隔离
• 减少系统占用的PCB面积和复杂度
• 改善电源管理，为电池提供更多空间
• 简化 SMT 组装过程
• 经济高效的“即插即用”解决方案
• 更快的上市时间 (TTM)
• 一站式解决方案 – 从晶圆到完全测试的 SiP 模块
应用
当前，先进的 SiP 和微型模块正被应用于移动设备、物联网 (IoT)、可穿戴设备、医疗保健、工业、 汽车 、计算和通信网络等多个市场。每种先进 SiP 解决方案的复杂程度各不相同，这取决于每种应用需要的元器件的数量和功能。
以下是高级 SiP 应用的一些示例：
根据应用需求和产品复杂度，我们提供多种先进 SiP 配置，从带有多个有源和无源元件、通过倒装芯片、引线键合和SMT进行互连的传统2D 模块，到更复杂的模块，如封装内封装 (PiP)、层叠封装 (PoP)、2.5D 和 3D 集成解决方案。先进的SiP 模块配置 (2D/2.5D/3D) 针对特定终端应用进行定制，旨在充分发挥它们的潜在优势，包括性能、成本、外形尺寸和产品上市时间 (TTM)。
在倒装芯片封装中，硅芯片使用焊接凸块而非焊线直接固定在基材上，提供密集的互连，具有很高的电气性能和热性能。倒装芯片互连实现了终极的微型化，减少了封装寄生效应，并且实现了其他传统封装方法无法实现的芯片功率分配和地线分配新模式。
长电 科技 提供丰富的倒装芯片产品组合，从搭载无源元器件的大型单芯片封装，到模块和复杂的先进 3D 封装，包含多种不同的低成本创新选项。长电 科技 的丰富倒装芯片产品组合包括：
FCBGA 和 fcCSP 都使用锡球来提供第二级 (BGA) 互连。
颠覆性的低成本倒装芯片解决方案：fcCuBE
长电 科技 还提供名为“fcCuBE ”的创新低成本倒装芯片技术。fcCuBE 是一种低成本、高性能的先进倒装芯片封装技术，其特点是采用铜 (Cu) 柱凸块、引线焊接 (BOL) 互连以及其他增强型组装工艺。顾名思义，fcCuBE 就是采用铜柱、BOL 和增强工艺的倒装芯片。fcCuBE 技术适用于各种平台。自 2006 年获得首个与 fcCuBE 相关的创新 BOL 工艺专利以来，长电 科技 投入大量资金，将这一变革性技术发展成为引人注目的倒装芯片解决方案，广泛应用于从低端到高端的移动市场以及中高端消费和云计算市场的终端产品。
fcCuBE 的优势是推动来自成本敏感型市场，如移动和消费类市场，以及网络和云计算市场的客户广泛采用这种封装，因为在这些市场上，布线密度和性能的增加是必然趋势。fcCuBE 的独特 BOL 互连结构可扩展到非常细的凸块间距，实现高 I/O 吞吐量，同时缓解与应力相关的芯片与封装之间的交互作用 (CPI)，而这种现象通常与无铅和铜柱凸块结构相关。这对于中高端的网络和消费类应用而言尤其重要。
长电 科技 提供全方位一站式倒装芯片服务
凭借在晶圆级封装、晶圆探针和最终测试方面的强劲实力，长电 科技 在为客户提供全方位一站式服务方面独具优势。长电 科技 提供从涉及到生产的全方位一站式倒装芯片服务，包括高速、高引脚数的数字和射频测试。
焊线形成芯片与基材、基材与基材、基材与封装之间的互连。焊线被普遍视为最经济高效和灵活的互连技术，目前用于组装绝大多数的半导体封装。
长电 科技 的多种封装方法都采用焊线互连：
铜焊线
作为金线的低成本替代品，铜线正在成为焊线封装中首选的互连材料。铜线具有与金线相近的电气特性和性能，而且电阻更低，在需要较低的焊线电阻以提高器件性能的情况下，这将是一大优势。长电 科技 可以提供各类焊线封装类型，并最大程度地节省物料成本，从而实现最具成本效益的铜焊线解决方案。
层压封装
基于层压的球栅阵列 (BGA) 互连技术最初推出的目的是满足高级半导体芯片不断增长的高引线数要求。BGA 技术的特点是将引线以小凸块或焊球的形式置于封装的底面，具有低阻抗、易于表面安装、成本相对较低和封装可靠性高等特点。长电 科技 提供全套的基于层压的 BGA 封装，包括细间距、超薄、多芯片、堆叠和热增强配置。
除了标准层压封装之外，长电 科技 还提供多种先进堆叠封装选项，包括一系列层叠封装 (PoP) 和封装内封装 (PiP) 配置。
引线框架封装
引线框架封装的特点是芯片包封在塑料模塑复合物中，金属引线包围封装周边。这种简单的低成本封装仍然是很多应用的最佳解决方案。长电 科技 提供全面的引线框架封装解决方案，从标准引线框架封装到小巧薄型热增强封装，包括方形扁平封装 (QFP)、四边/双边无引脚、扁平封装 (QFN/DFN)、薄型小外型封装 (TSOP)、小外形晶体管 (SOT)、小外形封装 (SOP)、双内联封装 (DIP)、晶体管外形 (TO)。
存储器器件
除了增值封装组装和测试服务之外，长电 科技 还提供 Micro-SD 和 SD-USB 这两种格式的存储卡封装。Micro-SD 是集成解决方案，使用 NAND 和控制器芯片，SD-USB 则是裸片和搭载 SMT 元器件的预封装芯片。长电 科技 的存储卡解决方案采用裸片级别组装、预封装芯片组装，或者两者结合的方式。
全方位服务封装设计
我们在芯片和封装设计方面与客户展开合作，提供最能满足客户对性能、质量、周期和成本要求的产品。长电 科技 的全方位服务封装设计中心可以帮助客户确定适用于复杂集成电路的最佳封装，还能够帮助客户设计最适合特定器件的封装。
2.5/3D集成技术圆片级与扇出封装技术系统级封装技术倒装封装技术焊线封装技术MEMS与传感器
MEMS and Sensors
随着消费者对能够实现传感、通信、控制应用的智能设备的需求日益增长，MEMS 和传感器因其更小的尺寸、更薄的外形和功能集成能力，正在成为一种非常关键的封装方式。MEMS 和传感器可广泛应用于通信、消费、医疗、工业和 汽车 市场的众多系统中。
传感器
传感器是一种能够检测/测量物理属性，然后记录并报告数据和/或响应信号的装置或系统。传感器通常组装在模块中，这些模块能够基于模拟或传感器馈送信号来作出响应。传感器有很多不同的类型和应用，例如压力传感器、惯性传感器、话筒、接近传感器、指纹传感器等
微机电系统 (MEMS)
MMEMS 是一种专用传感器，它将机械和电气原件通过分立或模块方式组合起来。MEMS是典型的多芯片解决方案，例如感应芯片与专用集成电路 (ASIC) 配对使用。MEMS 器件可以由机械元件、传感器、致动器、电气和电子器件组成，并置于一个共同的硅基片上。在消费、 汽车 和移动应用中使用基于 MEMS 的传感器具备一些优势，包括体积小、功耗低、成本低等。
集成一站式解决方案
凭借我们的技术组合和专业 MEMS 团队，长电 科技 能够提供全面的一站式解决方案，为您的量产提供支持，我们的服务包括封装协同设计、模拟、物料清单 (BOM) 验证、组装、质量保证和内部测试解决方案。长电 科技 能够为客户的终端产品提供更小外形尺寸、更高性能、更低成本的解决方案。我们的创新集成解决方案能够帮助您的企业实现 MEMS 和传感器应用的尺寸、性能和成本要求。
1. 嵌入式晶圆级球栅阵列 (eWLB) - 单芯片、多芯片和堆叠的层叠封装配置
2. 晶圆级芯片尺寸封装 (WLCSP) - 非常小的单芯片
3. 倒装芯片芯片尺寸封装 (fcCSP)- 单芯片或多芯片的倒装芯片配置
4. 细间距球栅阵列 (FBGA) - 单芯片或多芯片配置
5. 接点栅格阵列 (FBGA) - 单芯片或多芯片配置
6. 四边扁平无引脚 (FBGA) - 单芯片或多芯片配置
长电 科技 提供全方位一站式倒装芯片服务
凭借在晶圆级封装、晶圆探针和最终测试方面的强劲实力，长电 科技 在为客户提供全方位一站式处理方面独具优势。长电 科技 提供从设计到生产的全方位一站式倒装芯片服务，包括高速、高引脚数的数字和射频测试。
全方位一站式解决方案的优势
• 缩短产品上市时间
• 提升整体流程效率
• 提高质量
• 降低成本
• 简化产品管理
长电 科技 位于中国、新加坡、韩国和美国的全球特性分析团队，致力于为全球客户提供先进的封装表征服务，确保客户拥有高质量、高性能、可靠和高性价比的封装设计，以满足他们的市场需求。
晶圆凸块技术可以在半导体封装中提供显著的性能、外形尺寸和成本优势。晶圆凸块是一种先进的制造工艺，在切割之前就在半导体晶圆表面形成金属焊球或凸块。晶圆凸块实现了器件中的芯片与基材或印刷电路板之间的互连。焊球的成分和尺寸取决于多种因素，例如半导体器件的外形尺寸、成本以及电气、机械和热性能要求。
长电 科技 在晶圆凸块的众多合金材料和工艺方面拥有丰富的经验，包括采用共晶、无铅和铜柱合金的印刷凸块、锡球和电镀技术。我们的晶圆凸块产品包括 200mm 和 300mm 晶圆尺寸的晶圆凸块和再分配，以提供完整的一站式先进倒装芯片封装和晶圆级封装解决方案。
长电 科技 的认证质量测试中心，提供多种可靠性试验，包括环境可靠性测试、使用寿命可靠性测试、板级可靠性试验，和全方位的故障分析服务。
封测市场高景气，公司治理和业务协同不断强化，业绩实现高速增长： 公司 2020 年归母净利润同比+1371.17%，业绩实现高速增长，主要得益 于公司进一步深化海内外制造基地资源整合、提高营运效率、改善财务 结构，大幅度提高了经营性盈利能力。2020 年，公司海外并购的新加坡 星科金朋实现营业收入 13.41 亿美元，同比增长 25.41%，净利润从 2019 年的亏损 5,431.69 万美元到 2020 年的盈利 2,293.99 万美元，实现全面 扭亏为盈。另外，收购后，子公司长电国际利用星科金朋韩国厂的技术、 厂房等新设立的长电韩国工厂（JSCK）在 2020 年实现营业收入 12.35 亿美元，同比增长 64.97%；净利润 5,833.49 万美元，同比增长 669.97%。 2021 年第一季度，公司业绩延续高增长趋势，归母净利润同比 +188.68%，毛利率 16.03%，同比+2.93pct，净利率 5.76%，同比+3.41pct。
公司可为客户提 供从设计仿真到中后道封测、系统级封测的全流程技术解决方案，已成 为中国第一大和全球第三大封测企业。公司产能全球布局，各产区的配 套产能完善，随着产能利用率的持续提升，公司生产规模优势有望进一 步凸显，同时，各产区互为补充，各具技术特色和竞争优势，完整覆盖 了低、中、高端封装测试领域，在 SiP、WL-CSP、2.5D 封装等先进封 装领域优势明显。公司聚焦 5G 通信、高性能计算、 汽车 电子、高容量 存储等关键应用领域，大尺寸 FC BGA、毫米波天线 AiP、车载封测方 案和 16 层存储芯片堆叠等产品方案不断突破，龙头地位稳固。
用户资源和 高附加价值产品项目，加强星科金朋等工厂的持续盈利能力。目前，公 司国内工厂的封测服务能力持续提升，车载涉安全等产品陆续量产，同 时，韩国厂的 汽车 电子、5G 等业务规模不断扩大，新加坡厂管理效率 和产能利用率持续提升，盈利能力稳步改善。随着公司各项业务和产线 资源整合的推进，公司盈利能力有望持续提升，未来业绩增长动能充足。
静电放电的起因有多种，但GB/T17626.2-2006主要描述在低湿度情况下，通过摩擦等因素，使人体积累了电荷。当带有电荷的人与设备接触时，就可能产生静电放电。
静电放电的起因：
1、试验目的：
2、试验单个设备或系统的抗静电干扰的能力。它模拟：
（1） *** 作人员或物体在接触设备时的放电。
（2）人或物体对邻近物体的放电。
静电放电可能产生的如下后果：
（1）直接通过能量交换引起半导体器件的损坏。
（2）放电所引起的电场与磁场变化，造成设备的误动作。
3、放电方式 ：
（1）直接放电（直接对设备的放电）：接触放电为首选形式；只有在不能用接触放电的地方（如表面涂有绝缘层，计算机键盘缝隙等情况）才改用气隙放电。
（2）间接放电：水平耦合，垂直耦合
试验方法：
1、有型式试验（在实验室进行）及安装现场试验两种，标准规定以前者为主。 试验中一般以1次/秒的速率进行放电，以便让设备对试验未来得及响应另外正式试验前要用20次/秒的放电速率，对被试设备表面很快扫视一遍，目的找出设备对静电放电敏感的部位。试验电压要由低到高逐渐增加到规定值。
3、静电放电用在平时可以用触摸到的点上。试验采用：
（1）单次放电。（2）在选定点与地之间进行放电。（3）每个点上至少放电10次（正或负极性）。（4）相邻两次放电之间至少间隔1秒在选择放电点的时候，则用每秒20次的放电速度进行，着力于寻找可能静电放电敏感的点。 对于邻近物体间的放电，可通过对接地板和试品附近（相距250px）的金属板（1250px×1250px）放电来模拟。
实验室试验的配置及气候环境：
（1）实验室的地面应设置接地参考平面，它应是一种最小厚度为0.25mm的铜或铝的金属薄板，其他金属材料虽可使用它们至少有0.65mm的厚度。接地参考面的最小尺寸1m²，实际的尺寸取决于受试设备的尺寸，而且每边至少应伸出受试设备或耦合板之外0.5m，并将它与保护接地系统相连。受试设备与实验室墙壁和其他金属性结构之间的距离最小1m。
（2）规定有耦合板的地方，例如允许采用间接放电的地方，这些耦合板采用和接地参考面相同的金属和厚度，而且每断带有一个470kΩ电阻的电缆与接地参考平面连接，当电缆置于接地参考平面上时，这些电阻器应耐受住放电电压且具有良好的绝缘，以避免对接地参考平面的短路，也可以防止静电电荷的积累。
（3）气候条件：在空气放电试验的情况下，气候条件应在下述范围内：
（4）环境温度：15°c～35°c 相对湿度：30%～60% 大气压力：86kPa～106kPa
对受试设备直接施加的放电：
（1）除非在通用标准、产品标准、产品类标准中有其他规定，静电放电只施加在正常使用时人员可解除的受试设备上的点和面。以下是例外的情况（即放电不施加在下述点）：
(a)维修时才接触得到的点和表面。这种情况下，特定的静电放电简化方法应在文件中注明。
(b)最终用户保养时接触到的点和表面，这些极少接触到的点，如换电池时接触到的电池、录音电话中的磁带等。
(c)设备安装固定后或按使用说明使用后不再能接触到的点和面，例如：底部和设备的靠墙面或安装端子后的地方。
(d)外壳为金属的同轴连接器和多芯连接器可接触到的点。该情况下，仅对连接器的外壳施加接触放电。非导电的（如塑料）连接器内可接触到的点，应只进行空气放电试验。
（2）为确定故障的临界点，试验电压应从最小值到选定的试验电压值逐渐增加，最后的试验值不应超过产品的规范值，以避免损坏设备。
（3）试验应以单次放电的方式进行，在预选点上，至少施加十次单次放电（最敏感的极性）。
（4）连续单次放电之间的时间间隔建议至少1s,但为了确定系统是否发生故障，可能需要较长的时间间隔。注：放电点通过以20次/s或以上放电重复率来进行试探的方法加以选择。
（5）静电放电发生器应保持与实施放电的表面垂直，以改善试验结果的可重复性。
（6）在实施放电的时候，发生器的放电回路电缆与受试设备的距离至少应保持0.2m。
（7）在接触放电的情况下，放电电极的顶端应在 *** 作放电开关之前接触受式设备。
（8）对于表面涂漆的情况，应采用以下的 *** 作程序：
（9）如设备制造厂家未说明涂膜为绝缘层，则发生器的电极头应穿入漆膜，以便与导电层接触，如厂家指明是绝缘层，则应只进行空气放电，这类表面不应进行接触放电试验。
（10）在空气放电的情况下，放电电极的圆形放点头应尽可能快地接近并触及受试设备（不要造成机械损坏）。每次放电之后，应将放电电极从受试设备移开，然后重新触发发生器，进行新的单次放电，这个程序应当重复至放电完成为止。
不接地设备的试验方法：
（1）不接地设备或设备的不接地部件不能如I类供电设备自行放电。若在下一个静电放电脉冲施加前电荷未消除，受试设备或受试设备的部件上的电荷累积可能使电压为预期试验电压的两倍。因此，双重绝缘设备的绝缘体电容经过几次静电放电累积，可能充电至异常高，然后以高能量在绝缘击穿电压处放电。
（2）为模拟单次静电放电（气隙放电或接触放电），在施加每个静电放电脉冲之前应消除受试设备上的电荷。
（3）因受试设备和水平耦合板（台式）之间以受试设备和接地参考平面（落地式）之间的电容取决于受试设备的尺寸。静电放电试验时，如果功能允许，应安装带泄放电阻的电缆。放电电缆的一个电阻应尽可能靠近受试设备的试验点，最好小于20mm，第二个电阻应靠近电缆的末端，台式设备的电缆连接于水平耦合板上，对于立式设备的电缆连接于参考面上。
（4）注意：带泄放电阻电缆的存在会影响某些设备的试验结果，有争议时，若在连续放电之间电荷能有效的衰减，施加静电放电脉冲时断开电缆的试验优于连接上电缆的试验
以下选择可作为替代方法：
（1）连续放电的时间间隔应长于受试设备的电荷自然衰减所需的时间
（2）使用带泄放电阻和碳纤刷的接地电缆（例如2×470KΩ）
静电放电抗扰度实验结果
（1）试验结果应依据受试设备的功能丧失或性能降级进行分类。相关的性能水平由设备的制造商或试验的需求方确定，或由产品的制造商和购买双方协商同意。建议按如下要求分类：
a) 在制造商、委托方或购买方规定的限值内性能正常
b) 功能或性能暂时丧失或降低，但在骚扰停止后能自行恢复，不需要 *** 作者干预；
c) 功能或性能暂时丧失或降低，但需 *** 作人员干预才能恢复；
d) 因设备硬件或软件损坏，或数据丢失而造成不能恢复的功能丧失或性能降低。
欢迎分享，转载请注明来源：内存溢出
微信扫一扫
支付宝扫一扫
评论列表（0条）