3.在二级管使用时，经常需要对二极管进行封装，二极管封装指把硅片上的电路管脚，用导线接引到外部接头处，以便与其它器件连接。
4.在现有技术中，对二极管的封装多采用双片式工艺进行封装，即两片矩阵式料片结构，芯片在中间的封装结构，这种二级管封装结构对两片矩阵式料片平整度要求较高，为了让两片料片贴合更好，需要使用治具压住两片料片进行过炉焊接，焊接前后应力变化较大。
5.因此，有必要提供一种二极管封装结构及其封装工艺解决上述技术问题。
技术实现要素：
6.本发明提供一种二极管封装结构及其封装工艺，解决了二极管封装结构在焊接前后的应力变化大，导致芯片使用时存在潜在的质量隐患的问题。
7.为解决上述技术问题，本发明提供的二极管封装结构及其封装工艺包括：
8.塑封体；
9.第一料片，所述第一料片设置于所述塑封体的一侧；
10.第二料片，所述第二料片设置于所述塑封体的一侧；.
11.跳线，所述跳线设置于所述第一料片和所述第二料片之间；
12.芯片，所述芯片设置于所述第一料片与跳线之间。
13.优选的，所述第一料片和所述第二料片均采用纯平面式设计，表面无弯折。
14.优选的，所述第一料片上开设有用于减少折弯成型拉扯力对所述芯片造成损伤的异形和穿通口。
15.优选的，所述第一料片和第二料片的末端设置有防水沟，用于阻挡所述第一料片与第二料片和胶体之间有水渗入。
16.一种二极管的封装工艺，包括以下步骤：
17.s1：组件生产，铜带通过高速冲床和模具冲切，同时生产出铜料片和跳线；
18.s2：组件装配，采用全自动一体机进行装配，将铜料片、跳线、芯片和锡膏自动组装在一起，形成矩阵式料片，再经过隧道炉烧结，再经过压机模具对矩阵式料片塑封；
19.s3、工艺处理，对经过压机模具对料片塑封后，对料片金属表面处理，切脚成型，然后形成二极管。
20.与相关技术相比较，本发明提供的二极管封装结构及其封装工艺具有如下有益效
果：
21.本发明提供一种二极管封装结构及其封装工艺，采用clip工艺为单片矩阵式料片结构，芯片通过clip搭接在第一料片另一引脚上，形成整体，clip自身重力自然贴合在芯片和第一料片上，焊接前后的应力影响很小，并且由于铜材和焊锡使用量大，导电散热效果更好，不但可以更加方便二极管的封装，而且极大的改善了矩阵式料片二极管封装前后应力变化大的弊端。
附图说明
22.图1为本发明提供的二极管封装结构及其封装工艺一种较佳实施例的结构示意图；
23.图2为图1的拆解示意图；
24.图3为图2所示封装正视部分的内部结构示意图；
25.图4为图2所示塑封体侧侧视图；
26.图5为本发明提供的二极管封装工艺的流程图。
27.图中标号：
28.1、塑封体，2、第一料片，3、第二料片，4、跳线，5、芯片；
29.9、送料装置，91、固定座，92、环形台，93、环形台，94、圆形挡板，95、弧形挡板；
30.10、安装槽，11、配合槽，12、步进电机，13、弧形槽，14、导向轴，15、调节d簧，16、凹槽，17、导向孔。
具体实施方式
31.下面结合附图和实施方式对本发明作进一步说明。
32.请结合参阅图1、图2、图3、图4和图5，其中，图1为本发明提供的二极管封装结构及其封装工艺一种较佳实施例的结构示意图；图2为图1的拆解示意图；图3为图2所示封装正视部分的内部结构示意图；图4为图2所示塑封体侧侧视图；图5为本发明提供的二极管封装工艺的流程图。二极管封装结构及其封装工艺包括：塑封体1；
33.第一料片2，所述第一料片2设置于所述塑封体的一侧；
34.第二料片3，所述第二料片3设置于所述塑封体的一侧；.
35.跳线4，所述跳线4设置于所述第一料片2和所述第二料片3之间；
36.芯片5，所述芯片5设置于所述第一料片2与跳线4之间。
37.所述第一料片2和所述第二料片3均采用纯平面式设计，表面无弯折。
38.采用纯平面式的第一料片2和第二料片3，更加方便各种工艺和加工。
39.所述第一料片2上开设有用于减少折弯成型拉扯力对所述芯片5造成损伤的异形和穿通口。
40.所述第一料片2和第二料片3的末端设置有防水沟，用于阻挡所述第一料片2与第二料片3和胶体之间有水渗入。
41.通过在第一料片2和第二料片3的末端设置的防水沟，可以为二极管封装时，提升密封能力和防水能力。
42.二极管采用clip工艺，clip有两种结构，一种为散粒式,一种为条带式，散粒式
clip是通过自动化设备使用取放头吸取贴放，条带式clip是通过自动化设备自动裁切后再吸取贴放。
43.clip使用插入式与料片贴合，料片上设计有凸点，clip上设计有卡槽，贴合后可以有效防止跳线偏位。
44.clip正面与芯片连接的部位使用正方形凸点，和正方形芯片贴合更好，较之圆形凸点增大了接触面积。
45.一种二极管的封装工艺，包括以下步骤：
46.s1：组件生产，铜带通过高速冲床和模具冲切，同时生产出铜料片和跳线；
47.s2：组件装配，采用全自动一体机进行装配，将铜料片、跳线、锡膏自动组装在一起，形成矩阵式料片，再经过隧道炉烧结，再经过压机模具对矩阵式料片塑封；
48.s3、工艺处理，对经过压机模具对料片塑封后，对料片金属表面处理，切脚成型，然后形成二极管。
49.使用全自动化设备组装，精度更高，更稳定可靠，是目前对大多数终端客户指明要求的工艺。
50.与相关技术相比较，本发明提供的二极管封装结构及其封装工艺具有如下有益效果：
51.采用clip工艺为单片矩阵式料片结构，芯片5通过clip搭接在第一料片2另一引脚上，形成整体，clip自身重力自然贴合在芯片5和第一料片2上，焊接前后的应力影响很小，并且由于铜材和焊锡使用量大，导电散热效果更好，不但可以更加方便二极管的封装，而且极大的改善了矩阵式料片二极管封装前后应力变化大的弊端。
52.以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本发明的专利保护范围内。
技术特征：
1.一种二极管封装结构，其特征在于，包括：塑封体；第一料片，所述第一料片设置于所述塑封体的一侧；第二料片，所述第二料片设置于所述塑封体的一侧；.跳线，所述跳线设置于所述第一料片和所述第二料片之间；芯片，所述芯片设置于所述第一料片与跳线之间。2.根据权利要求1所述的二极管封装结构，其特征在于，所述第一料片和所述第二料片均采用纯平面式设计，表面无弯折。3.根据权利要求1所述的二极管封装结构，其特征在于，所述第一料片上开设有用于减少折弯成型拉扯力对所述芯片造成损伤的异形和穿通口。4.根据权利要求1所述的二极管封装结构，其特征在于，所述第一料片和第二料片的末端设置有防水沟，用于阻挡所述第一料片与第二料片和胶体之间有水渗入。5.一种二极管的其封装工艺，其特征在于，包括以下步骤：s1：组件生产，铜带通过高速冲床和模具冲切，同时生产出铜料片和跳线；s2：组件装配，采用全自动一体机进行装配，将铜料片、跳线、芯片和锡膏自动组装在一起，形成矩阵式料片，再经过隧道炉烧结，再经过压机模具对矩阵式料片塑封；s3、工艺处理，对经过压机模具对料片塑封后，对料片金属表面处理，切脚成型，然后形成二极管。
技术总结
本发明提供一种二极管封装结构及其封装工艺。所述二极管封装结构及其封装工艺包括：塑封体；第一料片，所述第一料片设置于所述塑封体的一侧；第二料片，所述第二料片设置于所述塑封体的一侧；跳线，所述跳线设置于所述第一料片和所述第二料片之间；芯片，所述芯片设置于所述第一料片与跳线之间。本发明提供的二极管封装结构及其封装工艺通过采用Clip工艺为单片矩阵式料片结构，芯片通过Clip搭接在第一料片另一引脚上，形成整体，Clip自身重力自然贴合在芯片和第一料片上，焊接前后的应力影响很小，并且由于铜材和焊锡使用量大，不但可以更加方便二极管的封装，而且极大的改善了矩阵式料片二极管封装前后应力变化大的弊端。阵式料片二极管封装前后应力变化大的弊端。阵式料片二极管封装前后应力变化大的弊端。
半导体封装简介:半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后，被切割为小的晶片（Die），然后将切割好的晶片用胶水贴装到相应的基板（引线框架）架的小岛上，再利用超细的金属（金、锡、铜、铝）导线或者导电性树脂将晶片的接合焊盘（Bond Pad）连接到基板的相应引脚（Lead）,并构成所要求的电路；然后再对独立的晶片用塑料外壳加以封装保护，塑封之后，还要进行一系列 *** 作，如后固化（Post Mold Cure）、切筋和成型（Trim&Form）、电镀（Plating）以及打印等工艺。封装完成后进行成品测试，通常经过入检（Incoming）、测试（Test）和包装（Packing）等工序，最后入库出货。典型的封装工艺流程为：划片 装片 键合 塑封 去飞边 电镀 打印 切筋和成型 外观检查 成品测试 包装出货。
1 半导体器件封装概述
电子产品是由半导体器件(集成电路和分立器件)、印刷线路板、导线、整机框架、外壳及显示等部分组成，其中集成电路是用来处理和控制信号，分立器件通常是信号放大，印刷线路板和导线是用来连接信号，整机框架外壳是起支撑和保护作用，显示部分是作为与人沟通的接口。所以说半导体器件是电子产品的主要和重要组成部分，在电子工业有“工业之米"的美称。
我国在上世纪60年代自行研制和生产了第一台计算机，其占用面积大约为100 m2以上，现在的便携式计算机只有书包大小，而将来的计算机可能只与钢笔一样大小或更小。计算机体积的这种迅速缩小而其功能越来越强大就是半导体科技发展的一个很好的佐证，其功劳主要归结于：(1)半导体芯片集成度的大幅度提高和晶圆制造(Wafer fabrication)中光刻精度的提高，使得芯片的功能日益强大而尺寸反而更小；(2)半导体封装技术的提高从而大大地提高了印刷线路板上集成电路的密集度，使得电子产品的体积大幅度地降低。
半导体组装技术(Assembly technology)的提高主要体现在它的封装型式(Package)不断发展。通常所指的组装(Assembly)可定义为：利用膜技术及微细连接技术将半导体芯片(Chip)和框架(Leadframe)或基板(Sulbstrate)或塑料薄片(Film)或印刷线路板中的导体部分连接以便引出接线引脚，并通过可塑性绝缘介质灌封固定，构成整体立体结构的工艺技术。它具有电路连接，物理支撑和保护，外场屏蔽，应力缓冲，散热，尺寸过度和标准化的作用。从三极管时代的插入式封装以及20世纪80年代的表面贴装式封装，发展到现在的模块封装，系统封装等等，前人已经研究出很多封装形式，每一种新封装形式都有可能要用到新材料，新工艺或新设备。
驱动半导体封装形式不断发展的动力是其价格和性能。电子市场的最终客户可分为3类：家庭用户、工业用户和国家用户。家庭用户最大的特点是价格便宜而性能要求不高；国家用户要求高性能而价格通常是普通用户的几十倍甚至几千倍，主要用在军事和航天等方面；工业用户通常是价格和性能都介于以上两者之间。低价格要求在原有的基础上降低成本，这样材料用得越少越好，一次性产出越大越好。高性能要求产品寿命长，能耐高低温及高湿度等恶劣环境。半导体生产厂家时时刻刻都想方设法降低成本和提高性能，当然也有其它的因素如环保要求和专利问题迫使他们改变封装型式。
2 封装的作用
封装(Package)对于芯片来说是必须的，也是至关重要的。封装也可以说是指安装半导体集成电路芯片用的外壳，它不仅起着保护芯片和增强导热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁和规格通用功能的作用。封装的主要作用有：
(1)物理保护。因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降，保护芯片表面以及连接引线等，使相当柔嫩的芯片在电气或热物理等方面免受外力损害及外部环境的影响；同时通过封装使芯片的热膨胀系数与框架或基板的热膨胀系数相匹配，这样就能缓解由于热等外部环境的变化而产生的应力以及由于芯片发热而产生的应力，从而可防止芯片损坏失效。基于散热的要求，封装越薄越好，当芯片功耗大于2W时，在封装上需要增加散热片或热沉片，以增强其散热冷却功能；5～1OW时必须采取强制冷却手段。另一方面，封装后的芯片也更便于安装和运输。
(2)电气连接。封装的尺寸调整(间距变换)功能可由芯片的极细引线间距，调整到实装基板的尺寸间距，从而便于实装 *** 作。例如从以亚微米(目前已达到0．1 3μm以下)为特征尺寸的芯片，到以10μm为单位的芯片焊点，再到以100μm为单位的外部引脚，最后剑以毫米为单位的印刷电路板，都是通过封装米实现的。封装在这里起着由小到大、由难到易、由复杂到简单的变换作用，从而可使 *** 作费用及材料费用降低，而且能提高工作效率和可靠性，特别是通过实现布线长度和阻抗配比尽可能地降低连接电阻，寄生电容和电感来保证正确的信号波形和传输速度。
(3)标准规格化。规格通用功能是指封装的尺寸、形状、引脚数量、间距、长度等有标准规格，既便于加工，又便于与印刷电路板相配合，相关的生产线及生产设备都具有通用性。这对于封装用户、电路板厂家、半导体厂家都很方便，而且便于标准化。相比之下，裸芯片实装及倒装目前尚不具备这方面的优势。由于组装技术的好坏还直接影响到芯片自身性能的发挥和与之连接的印刷电路板(PCB)的设计和制造，对于很多集成电路产品而言，组装技术都是非常关键的一环。
3 封装的分类
半导体(包括集成电路和分立器件)其芯片的封装已经历了好几代的变迁，从DIP、SOP、QFP、PGA、BGA到MCP再到SIP，技术指标一代比一代先进，包括芯片面积与封装面积之比越来越接近于1，适用频率越来越高，耐温性能越来越好，引脚数增多，引脚间距减小，重量减小，可靠性提高，使用更加方便等等。封装(Package)可谓种类繁多，而且每一种封装都有其独特的地方，即它的优点和不足之处，当然其所用的封装材料、封装设备、封装技术根据其需要而有所不同。
欢迎分享，转载请注明来源：内存溢出
微信扫一扫
支付宝扫一扫
评论列表（0条）