Quartus18 Modelsim-Altera 仿真

Quartus Prime 中集成了Modelsim，可以调用Modelsim对顶层文件进行仿真。

Tools--Options

General--EDA Tool Options，设置仿真工具的目录。右侧窗口选择你电脑Quartus安装目录中Modelsim-altera的位置，示例如图

Assignments -- Settings，d出的对话框中，左侧选择EDA Tool Setting -- Simulation，右侧的第一个下拉列表选择ModelSim-Altera，示例如图。

先对工程执行分析综合，然后利用工具自动生成测试文件模板， *** 作如下。

生成的.vt文件位于当前工程目录中..\simulation\modelsim\ 文件夹内。

用Quartus打开.vt 文件

刚才自动生成的 .vt只是一个模板，并不完整，需要补充。在vt文件中，编辑需要的测试激励后，保存。记下vt文件中的顶层模块名和文件名，比如下图中的顶层模块是Uart_FSM_vlg_tst，文件名是UART_FSM.vt

Assignments -- Settings，d出的对话框中，左侧选择EDA Tool Setting -- Simulation，右侧的第一个下拉列表选择ModelSim-Altera，下面添加Test Benches，流程示例如图。

第一个Test Bench name给当前的仿真起个名字

第二个Top level module ....输入测试文件.vt里顶层module的名字

建议先填第二个

点击Add后，点击OK--OK---OK........

Tools -- Run ---RTL Simulation(寄存器传输级仿真，与功能仿真相同)

也可以选择：Tools -- Run ---Gate level Simulation(门级仿真，与时序仿真相同)。

如果使用时序仿真，需要设置正确的芯片型号并将工程编译后再仿真。

常见错误：

1、功能仿真时，输出无信号，波形显示红色直线。

原因：可能是由于设计文件中的寄存器没有初始值，而电路基于该寄存器进行了取值、判断等 *** 作，导致获取不到寄存器的值。

解决办法：为电路添加复位信号，在复位信号有效时给寄存器赋初值。

说明：这是仿真器的问题。在实际电路中，芯片上电后，寄存器内必然有值。

2、error deleting "msim_transcript": permission denied.

原因：Modelsim已经打开了，不能进行新的仿真。

解决办法：关闭已经打开的Modelsim，重新启动仿真。

3、其他错误解决办法

测试文件如果有语法错误的话，会在modelsim的输出窗口以红色字体给予提示。

目前这两款软件都是的，不需要许可证，安装简单，使用期限是30 天。 【注意】务必记住安装的路径，特别是ModelSim-Altera的安装路径。 2 指定ModelSim-Altera 6.5e的安装路径 打开Quartus II 11.0 软件，新建工程和文件并保存。 1.然后在菜单栏选择 tools->options； 2.在options选项卡中选中EDA tool options； 3.在该选项卡中下面的ModelSim-Altera一项指定安装路径为 E:/Altera/11.0/modelsim_ae/win32aloem（其中E:/Altera/11.0/modelsim_ae/为我电脑中 ModelSim-Altera 6.5e的安装路径） 图1 指定ModelSim-Altera 6.5e 的安装路径 【注意】 如果没有指定ModelSim-Altera 6.5e 的安装路径，调用ModelSim-Altera 的时候会出现如下的错误提示： 图2 没有指定安装路径的错误提示 3 指定Quartus II 11.0 仿真软件 在Quartus II 11.0 界面菜单栏中选择Assignments->Settings。 1.选中该界面下EDA Tool settings 中的Simulation 一项； 2.Tool name 中选择ModelSim-Altera； 3.Format for output netlist 中选择开发语言的类型Verilog 或者VHDL 等， 4.Time scale 指定时间单位级别 5.Output directory 指定测试文件模板的输出路径（该路径是工程文件的相对路径）。 图3 指定Quartus II 11.0 仿真软件 4 生成仿真测试文件 选择Quartus II 11.0 开发界面菜单栏下Processing->Start->Start Test Bench Template Writer，提示生成成功。 图4 生成仿真测试文件 分页 5 配置选择仿真文件 打开仿真测试文件（在上述3 中指定的Output directory 目录下找到后缀名为逗.vt地的文件）并根据自己需要进行编辑。 1. 在Quartus II 11.0 界面菜单栏中选择Assignments->Settings->EDA Tool settings->Simulation； 2.选择Compile test bench 右边的Test benches； 图5 配置选择仿真文件（1） 3.然后在出现的界面中选择New，在新出现的界面中Test bench name 输入测试文件名字，在Top level module in test bench 栏中输入测试文件中的顶层模块名； 4.选中Use test bench to perform VHDL timing simulation 并在Design instance name in test bench 中输入设计测试文件中设计例化名默认为i1； 5.然后在Test bench files 栏下的file name 选择测试文件（在第3 步中指定的测试文件输出路径下的后缀名为逗 .vt 地 文件的测试文件），然后点击add,一步一步OK。 图6 配置选择仿真文件（2） 【注意】Test bench name 和Top level module in test bench 以及Design instance name in test bench 分别为逗.vt地文件的文件名、vt 文件中顶层实体模块名、Verilog 或者VHDL 文件中的模块的例化名。 6 仿真文件配置完成后回到Quartus II 11.0 开发界面 在Quartus II 11.0 界面菜单栏中选择菜单栏Tools 中的Run EDA Simulation Tool->EDA RTL Simulation 进行行为级仿真，接下来就可以看到ModelSim-Altera 6.5e 的运行界面，观察仿真波形。 本文为e-works 原创投稿文章，未经e-works 书面许可，任何人不得复制、转载、摘编等任何方式进行使用。如已是e-works 授权合作伙伴，应在授权范围内使用。

菜单栏Tools->Options，在d出的窗口左侧Category中选General下的EDA

Tool

Options,右侧会出现一些列的仿真工具，选择modelsim，双击，就可以改了。我用的是SE10.0b版本，我的位置是C:\modelyech_10.0b\win32，你按照自己安装的位置改就行。

---