ise怎么设置每次打开最后一次使用的项目

Xilinx ISE Design Suite14.7开发流程 1、打开ISE Design Suite14.

7 2、新建项目 File--New Prject（一般新建一个文件夹来保存项目）

3、选择设备平台（我这里是basys2开发板的，所以我根据这款板子选择配置）

4、项目总览 5、项目创建完成 6、新建源文件选择Verilg Mdule 填入File Name 然后next 端口可设置可不设置（这里我先设置了） 文件总览 7、编写硬件代码 8、编译文件，编译通过后可以查看RTl视图，或者添加ucf约束文件，也可以做仿真（参考ISim仿真）

9、添加ucf约束文件

老六-fpga

首先要写UCF文件。在ucf文件编辑一般格式：NET “端口” LOC = 引脚编号|标准电压。引脚编号看技术手册即可（对应你用的板子的技术手册）。标准电压的话在板子的电路图中可以找到，就是bankX相对应的电压（一般在电路图的最后一页），希望你能采纳。

userwjp-263927

LS说的约束文件的确是一个很简单的方法，管理起来也很容易。

如果你实在不愿意用程序的方式来分配，当然也是可以的。（其实我个人更加推荐约束文件的方式。）

现在的ISE里有一个叫做PlanAhead的工具，可以通过GUI的方式来分配管脚。

---