vivado综合 如何调用ovl库

添加库即可。

工程建好后会有个"xil_default"库,这个其实就是"work"库,vhdl里“library"其实就是个路径。点"Libraries"标签,点"+"按钮,把要引用的库文件(*.ovl)加进来,这时会被加进xil_default库中,然后在"xil_default"树分支下找到刚加进来的库文件(*.ovl),然后在下面的"Source File Propertites"面板里的"Library"编辑框里把它改成你要的库文件名(比如:libcommon),就可以了。

Vivado设计套件，是FPGA厂商赛灵思公司2012年发布的集成设计环境。包括高度集成的设计环境和新一代从系统到IC级的工具，这些均建立在共享的可扩展数据模型和通用调试环境基础上。集成的设计环境——Vivado设计套件包括高度集成的设计环境和新一代从系统到IC级的工具，这些均建立在共享的可扩展数据模型和通用调试环境基础上。

第一步：标记需要debug的信号

例如：

VHDL：attribute mark_debug of sineSel : signal is "true"

attribute mark_debug of sine : signal is "true"

Verilog: 在需要debug的信号前加上 (* MARKDEBUG = "TRUE" *)

第二步：设置debug

首先打开synthesis design，可以看到之前标记的debug信号，然后点击tools，选择set up debug

点击find nets to add,可以找到之前标记的信号，把信号添加完毕，检查Clock Domain是否正确，点击下一步。

在下图中，将Capture control和Advanced trigger打上勾，这样在后面的调试中可以使用高级的捕获功能，再下一步，这样ILA的设置工作就完成了。

可以在debug视图中看到，Vivado自动帮我们插入了dbg_bug和ila,接下来生成bit文件，写入FPGA中，在Vivado的调试界面上就能进行在线的波形输出了。

右击要打开的文件选属性，打开方式中的更改，在程序中找，如果没有你要找的程序，选“浏览”在里面寻找你需要的程序，选择后按确定使用就可以了，使用一次之后，系统就会记下了，以后该类型的文件的打开方式中就会多出一个你选择的程序。

---