vivado 中怎么将端口信号加入ila

（1）把想要观测的信号线加入在线逻辑分析仪中。

（2）上板测试，trigger到想要的实时数据，用一句TCL语句保存为ila格式的文件，那句话是write_hw_ila_data data1 [upload_hw_ila_data hw_ila_1] 。其中data1为用户自己取的文件名，要带上路径，hw_ila_1为要保存的那组实时信号的名字。还有两句是读出保存好的数据的，read_hw_ila_data data1.ila，display_hw_ila_data。

（3）把保存好的.ila格式的文件导入matlab中，用unzip语句解压，会出现一个csv格式的文件，这个文件可以用excel打开，并能直观地看到所有sample。

（4）在excel中用自带的函数功能对数据进行处理，处理后可以再导入matlab中进行高级处理。

Vivado Logic Analyzer的使用 chipscope中，通常有两种方法设置需要捕获的信号。 1添加cdc文件，然后在网表中寻找并添加信号 2添加ICON、ILA和VIO的IP Core 第一种方法，代码的修改量小，适当的保留设计的层级和网线名，图形化界面便于找到 需为什么我在vivado生成不了 ddr3 ip核

打开vivado， 点击tools下的compile simulation libraries，设置Modelsim的路径以及生成libraries的位置

打开Modelsim安装路径下的modelsim.ini以及生成库路径下的modelsim.ini

将生成库路径下的modelsim.ini中所有IP库全部复制到安装路径modelsim.ini中的对应位置

把vivado工程中IP核文件下的sim文件中对应的.v文件或者.hdl文件添加到我们modelsim工程中

注意vivado不同版本需要不同的Modelsim版本，如果不是对应的可能在compile libraries显示编译不成功，vivado2018.3需要对应modelsim10.6

---