关于Verilog程序的问题

这里不可能做到，先调用第一个再调用第二个因为这不是软件而是硬件，也不应该叫调用应该叫实例化。你可以想象一个电路放在那，没有任何控制的话上电它肯定就开始工作，那么如你所说就是要2个电路工作用先后顺序，解决方法就是你给他们各加一个使能信号，再做一个控制模块来产生使能信号，从而控制2个模块的先后顺序。

如果没理解错的话，提示的是第83行出错了，也就是lz贴的这句：

u1: debouncing port map (d_in=>LIN(0),clk=>clk1,d_out<=LIN(0));

LIN是in的信号，你把LIN的最低位0给了d_in，这个没错，可是你又把输出d_out给了LIN(0)，这个就有错了。就相当于你直接把信号给了一个in的信号，这不行的。

应该就是这个问题了。

以上就是关于关于Verilog程序的问题全部的内容，包括:关于Verilog程序的问题、vhdl例化出错、等相关内容解答，如果想了解更多相关内容，可以关注我们，你们的支持是我们更新的动力！