fpga会不会影响dsp的烧录

不会。

作为双芯片的协同系统，调试的开始阶段需要对每个芯片进行单独测试。这种情况下就需要避免另外一个芯片对调试产生影响，比较好的办法就是让它停止工作。

对于FPGA芯片，如果没有进行配置，那么所有的管脚都处于高阻状态。由于高阻态没有驱动能力，所以不会对DSP产生直接的影响。但是在某些情况下，会产生间接的影响。

例如，很多DSP会在系统复位的时候读取某些地址信号来确定启动后的工作模式。如果这些信号连接到了FPGA的管脚上，那么上电后这些信号就会处于不确定的状态。如果处于错误的电平状态，就会对DSP产生很大的影响。

解决的办法就是通过上拉或者下拉电阻来保证这些处于高阻态的信号处于正常的状态，如图1110所示。这样，在FPGA的管脚处于高阻状态的时候，管脚会被上拉到高电平或者下拉到低电平。



图1110双端口RAM模块

DSP芯片和FPGA芯片不同，即使在没有进行配置的情况下，有些管脚也会处于输出状态，比如地址信号和控制信号。那么在单独调试FPGA芯片的时候，就要考虑到这些管脚是否会对FPGA产生影响。

特别是没有用到（unused）的FPGA管脚，有些系统默认的状态是低电平。这些管脚如果和DSP的输出管脚连接到一起，就会出现总线的冲突情况。因此，在工程项目设置的时候，要将UNUSEDPIN指定为高阻态或者INPUT模式。

首先检查你的烧写程序可有问题。有些烧写程序指定test代码长度，升级后的代码长度可能超出烧写指定范围。感觉像这个问题的可能比较大。

另外，不知道你的升级是什么意思。如果编译版本不变化，这个原因就不用考虑了，如果你换了编译版本，其优化程度、函数库调用等功能都会变化，也会有问题。

如果是烧写到外部存储器比如flash等，DSP需要将flash里的应用程序导入到内部RAM运行（这种方式运行速度快），所以要重新复位才能执行这个导入过程。

可以在DSP执行烧写程序完成后，启动看门狗或者其它的软复位功能迫使DSP复位，DSP的一次boo程序会将flash中新烧写的程序引导到RAM中执行。

不知道你遇到的是不是上面的问题，希望有帮助！

以上就是关于fpga会不会影响dsp的烧录全部的内容，包括:fpga会不会影响dsp的烧录、DSP使用仿真器很正常工作,但是通过烧写到ROM后,load代码到DSP RAM中后无法正常运行.、DSP6713烧写成功后不能自己运行，只能按一下外部硬件复位才能正常运行，请大神帮忙~等相关内容解答，如果想了解更多相关内容，可以关注我们，你们的支持是我们更新的动力！