高手请进，关于 *** 作系统的进程

时间和空间不是一个概念！什么叫做同时啊？？你的思维逻辑有点乱啊！

下面是复制的有关CPU的一些概念自己看吧！看完了就解决你的问题了!

5．1 CPU的功能和组成

5．1．1 CPU的功能

使用CPU可以自动完成取出指令和执行指令的任务。

CPU的基本功能：

指令控制：程序的顺序控制，称为指令控制。

*** 作控制：管理并产生由内存取出的每条指令的 *** 作信号，把各种 *** 作信号送往相应的部件，从而控制这些部件按指令的要求进行动作。

时间控制：对各种 *** 作实施时间上的定时，称为时间控制。

数据加工：所谓数据加工，就是对数据进行算术运算和逻辑运算处理。

5．1．2 CPU的基本组成

传统CPU的组成：运算器、控制器。（在诺曼机的定义中）

现代的CPU的基本部分有：运算器、Cache和控制器。

控制器的组成：程序计数器、指令寄存器、指令译码器、时序产生器和 *** 作控制器。控制器的主要功能：

1) 从内存中取出一条指令，并指出下一条指令在内存中的位置。

2) 对指令进行译码或测试，并产生相应的 *** 作控制信号，以便启动规定的动作。

指挥并控制CPU、内存和输入／输出设备之间数据流动的方向。

运算器的组成：算术逻辑单元（ALU）、累加寄存器、数据缓冲寄存器和状态条件寄存器。运算器的主要功能：

1) 执行所有的算术运算。

2) 执行所有的逻辑运算，并进行逻辑测试。

这一章的主要内容是对控制器的讲解。

5．1．3 CPU中的主要寄存器

CPU中最基本的六类寄存器：指令寄存器（IR）、程序计数器（PC）、地址寄存器（AR）、缓冲寄存器（DR）、累加寄存器（AC）、状态条件寄存器（PSW）。

5．1．4 CPU *** 作控制器与时序产生器

*** 作控制器可分为：

硬布线控制器，它是采用组合逻辑技术来实现的；

微程序控制器，它是采用存储逻辑来实现的；

门阵列控制器，它是吸收前两种的设计思想来实现的。

本章重点介绍微程序控制器，因为这种控制方式较为灵活。

5．2 指令周期

5．2．1 指令周期的基本概念

存储器中指令和数据的区分，使用的是指令周期的方法。

指令周期是取出并执行一条指令的时间，由于各种指令的 *** 作功能不同，有的简单，有的复杂，因此各种指令的指令周期是不尽相同的。

指令周期常常用若干个CPU周期数来表示，CPU周期也称为机器周期。通常用内存中读取一个指令字的最短时间来规定CPU周期。

一个CPU周期时间又包含有若干个时钟周期。

通常情况下，取出和执行任何一条指令所需的最短时间为两个CPU周期。

5．2．2 CLA指令的指令周期

CLA指令是一个非访内指令，需要两个CPU周期，其中取指令阶段需要一个CPU周期，执行指令阶段需要一个CPU周期。

在第—个CPU周期，即取指令阶段，CPU完成三件事：(1)从内存取出指令；(2)对程序计数器PC加1，以便为取下一条指令做好准备；(3)对指令 *** 作码进行译码或测试，以便确定进行什么 *** 作。

在第二个CPU周期，即执行指令阶段，CPU根据对指令 *** 作码的译码或测试，进行指令所要求的 *** 作。

具体描述见P158～P159。

5．2．3 ADD指令的指令周期

ADD指令是一条访问内存取数并执行加法的指令，它由三个CPU周期组成，第一个是取指令周期；第二个CPU周期将 *** 作数的地址送往地址寄存器并完成地址译码，在第三个CPU周期中从内存取出 *** 作数并执行相加的 *** 作。

5．2．4 STA指令的指令周期

第一个CPU周期为取指令、译码阶段，第二个CPU周期为送 *** 作数地址，第三个CPU周期是送 *** 作数和执行写 *** 作阶段。

5．2．5 NOP指令和JMP指令的指令周期

NOP指令在第二CPU周期中不发出任何控制信号。

JMP指令是一个程序控制指令，它在第二CPU周期中只是改变了PC的内容。

5．2．6 用方框图语言表示指令周期

公 *** 作的概念：是指一条指今执行完毕后，CPU所开始进行的一些 *** 作，这些 *** 作正要是CPU对外设请求的处理，如中断处理、通道处理等。

方框图的画法是一项较为重要的内容，见例1。

5．3 时序产生器和控制方式

5．3．1 时序信号的作用和体制

对时序信号的理解，CPU的时间表。

CPU识别指令和数据的方法：从时间上来说，取指令事件发生在指令周期的第一个CPU周期中，即发生在“取指令”阶段，而取数据事件发生在指令周期的后面几个CPU周期中，即发生在“执行指令”阶段。从空间上来说，如果取出的代码是指令，那么一定送往指令寄存器，如果取出的代码是数据，那么一定送往运算器。这个方法体现了时序控制的重要性。

对电位－脉冲制的理解：脉冲到达之前，电平信号必须要稳定。

硬布线控制器中，时序信号往往采用主状态周期－节拍电位－节拍脉冲三级体制。—个节拍电位表示一个CPU周期的时间，它表示了一个较大的时间单位；在一个节拍电位中又包含若干个节拍脉冲，以表示较小的时间单位；而主状态周期可包含若干个节拍电位，所以它是最大的时间单位。

在微程序控制器中，时序信号比较简单，一般采用电位－节拍脉冲二级体制。就是说，它只有一个节拍电位，在节拍电位中又包含若干个节拍脉冲（时钟周期）。节拍电位表示一个CPU周期的时间，而节拍脉冲把一个CPU周期划分成几个较小的时间间隔。

5．3．2 时序信号产生器

微程序控制器中使用的时序信号产生器由：时钟源、环形脉冲发生器、节拍脉冲和读写时序译码逻辑、启停控制逻辑等部分组成。

5．3．3 控制方式

形成控制不同 *** 作序列的时序信号的方法，称为控制器的控制方式。常用的有同步控制、异步控制、联合控制三种方式。

同步控制方式：在任何情况下，已定的指令在执行时所需的机器周期数和时钟周期数都固定不变。

异步控制方式：每条指令、每个 *** 作控制信号需要多少时间就占用多少时间。

联合控制方式：同步控制和异步控制的结合，有两种情况。一种情况是，大部分 *** 作序列安排在固定的机器周期中，对某些时间难以确定的 *** 作则以执行部件的“回答”信号作为本次 *** 作的结束。另一种情况是，机器周期的节拍脉冲数固定，但是各条指令周期的机器周期数不固定。

5．4 微程序控制器

优点：微程序控制器同组合逻辑控制器相比较，具有规整性、灵活性、可维护性等一系列优点，因而在计算机设计中逐渐取代了早期采用的组合逻辑控制器，并已被广泛地应用。

基本思想：微程序设计技术是利用软件方法来设计硬件的一门技术。即仿照通常的解题程序的方法，把 *** 作控制信号编成所谓的“微指令”，存放到一个只读存储器里。当机器运行时，一条又—条地读出这些微指令，从而产生全机所需要的各种 *** 作控制信号，使相应部件执行所规定的 *** 作。

5．4．1 微命令和微 *** 作

控制部件与执行部件之间联系的方法：

控制部件与执行部件的一种联系，就是通过控制线。控制部件通过控制线向执行部件发出各种控制命令，通常把这种控制命令叫做微命令，而执行部件接受微命令后所进行的 *** 作，叫做微 *** 作。

控制部件与执行部件之间的另一种联系是反馈信息。执行部件通过反馈线向控制部件反映 *** 作情况，以便使控制部件根据执行部件的“状态”来下达新的微命令，这也叫做“状态测试”。

微 *** 作在执行部件中是最基本的 *** 作。微 *** 作可分为两种：

相容性的微 *** 作，是指在同时或同一个CPU周期内可以并行执行的微 *** 作；

相斥性的微 *** 作，是指不能在同时或不能在同一个CPU周期内并行执行的微 *** 作。

5．4．2 微指令和微程序

在机器的一个CPU周期中，一组实现一定 *** 作功能的微命令的组合，构成一条微指令。一般由 *** 作控制和顺序控制两大部分组成。

一条机器指令的功能是用许多条微指令组成的序列来实现的，这个微指令序列通常叫做微程序。

5．4．3 微程序控制器原理框图

微程序控制器原理框图如图524所示。

它主要由：

控制存储器：用来存放实现全部指令系统的微程序，它是一种只读型存储器。要求速度快，读出周期短。

微指令寄存器：微指令寄存器用来存放由控制存储器读出的一条微指令信息，分为微地址寄存器和微命令寄存器两个部分。其中微地址寄存器决定将要访问的下一条微指令的地址，微命令寄存器则保存一条微指令的 *** 作控制字段和判别测试字段的信息。

地址转移逻辑：地址转移逻辑就承担自动完成修改微地址的任务。

5．4．4 微程序举例

注意微指令的划分，微命令的执行。

5．4．5 CPU周期与微指令周期的关系

在串行方式的微程序控制器中，微指令周期等于读出微指令的时间加上执行该条微指令的时间。一般来讲，一个微指令周期时间设计得恰好和CPU周期时间相等。

5．4．6 机器指令与微指令的关系

1） 一条机器指令对应一个微程序，这个微程序是由若干条微指令序列组成的。因此，一条机器指令的功能是由若干条微指令组成的序列来实现的。简言之，一条机器指令所完成的 *** 作划分成若干条微指令来完成，由微指令进行解释和执行。

2） 从指令与微指令，程序与微程序，地址与微地址的一一对应关系来看，前者与内存储器有关，后者与控制存储器有关。与此相关，也有相对应的硬设备。

3）每一个CPU周期就对应一条微指令。

5．5 微程序设计技术

微程序设计的关键是如何确定微指令的结构。

5．5．1 微指令编码

直接表示法：特点是 *** 作控制宇段中的每一位代表一个微命令。这种方法的优点是简单直观，其输出直接用于控制。缺点是微指令字较长，因而使控制存储器容量较大。

编码表示法：编码表示法是把一组相斥性的微命令信号组成一个小组（即一个字段），然后通过小组（字段）译码器对每一个微命令信号进行译码，译码输出作为 *** 作控制信号。优点是可以用较小的二进制信息位表示较多的微命令信号，可使微指令字大大缩短。缺点是微程序的执行速度稍稍减慢。

混合表示法：这种方法是把直接表示法与字段编码法混合使用，以便能综合考虑微指令字长、灵活性和执行微程序速度等方面的要求。

5．5．2 微地址形成的方法

产生后继地址的方法有两种：

计数器法方式：这种方法同用程序计数器来产生机器指令地址的方法相类似。计数器方式的基本特点是：微指令的顺序控制字段较短，微地址产生机构简单。但是多路并行转移功能较弱，速度较慢，灵活性较差。

多路转移方式：一条微指令具有多个转移分支的能力称为多路转移。多路转移方式的特点是：能以较短的顺序控制字段配合，实现多路并行转移，灵活性好，速度较快，但转移地址逻辑需要用组合逻辑方法设计。

5．5．3 微指令格式

水平型微指令：一次能定义并执行多个并行 *** 作微命令的微指令，叫做水平型微指令。

垂直型微指令：微指令中设置微 *** 作码字段，采用微 *** 作码编译法，内微 *** 作码规定微指令的功能，称为垂直型微指令。垂直型微指令的结构类似于机器指令的结构。

比较：

水平型微指令并行 *** 作能力强，效率高，灵活性强。垂直型微指令则较差。

水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。

由水平型微指令解释指令的微程序，具有微指令字比较长，但微程序短的特点。垂直型微指令则相反，微指令字比较短而微程序长。

水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对来说，比较容易掌握。

5．5．4 动态微程序设计

对应于一台计算机的机器指令只有一组微程序，而且这一组微程序设计好之后，一般无需改变而且也不好改变，这种微程序设计技术称为静态微程序设计。

通过改变微指令和微程序来改变机器的指令系统，这种微程序设计技术称为动态微程序设计。

5．6 硬布线控制器

硬布线控制器是一种由门电路和触发器构成的复杂树形网络。

硬布线控制器是早期设计计算机的一种方法，但是随着新一代机器及VLSI技术的发展，硬布线逻辑设计思想又得到了重视。

与微程序控制相比，硬布线控制的速度较快。其原因是微程序控制中每条微指令都要从控存中读取一次，影响了速度，而硬布线控制主要取决于电路延迟。因此，近年来在某些超高速新型计算机结构中，又选用了硬布线控制，或与微程序控制器混合使用。

5．7 传统CPU

5．7．1 M68000 CPU

为一典型的单总线结构的微处理器。M6800的主存和外设是统一编址的。

5．7．2 Intel 8088 CPU

产生于8086之后，被设计成准16位结构，为了和早期的8085兼容。

5．7．3 IBM 370系列CPU

使用了定点运算和浮点运算两种部件。

5．7．4 Intel 80486 CPU

使用了流水线技术。

5．8 流水CPU

5．8．1 并行处理技术

标准的冯·诺依曼体系结构，采用的是串行处理，即一个时刻只能进行一个 *** 作。

并行性的两种含义：

同时性：两个以上事件在同一时刻发生。如多机系统中，同一时刻多个进程在运行。

并发行：两个以上事件在同一间隔内发生。如并发程序，某一时刻CPU中只有一个进程在运行，而在一个时间段内，多个进程同时运行。

并行性的三种形式：

时间并行：即使用流水处理部件，时间重叠。

空间并行：设置重复资源，同时工作。

时间并行＋空间并行：时间重叠和资源重复的综合应用。

5．8．2 流水CPU的结构

流水CPU的组成：指令部件，指令队列，执行部件。

执行段的速度匹配问题的解决：

将执行部件分为定点执行部件和浮点执行部件两个可并行执行的部分，分别处理定点运算指令和浮点运算指令；

在浮点执行部件中，又有浮点加法部件和浮点乘／除部件，它们也可以同时执行不同的指令；

浮点运算部件都以流水线方式工作。

标量流水计算机：只有一条指令流水线。

超标量流水计算机：具有两条以上的指令流水线。

常见的流水线形式：指令流水线、算术流水线、处理机流水线。

5．8．3 流水线中的主要问题

资源相关：指多条指令进入流水线后在同一机器时钟周期内争用同一个功能部件所发生的冲突。

解决方法：指令推迟执行，或是设置重复资源。

数据相关：在一个程序中，如果必须等前一条指令执行完毕后，才能执行后一条指令，这两条指令就是数据相关。

解决方法：定向传送技术。

控制相关：当执行转移指令时，根据转移条件是否发生来控制指令的执行顺序。

解决方法：延迟转移法、转移预测法。

5．8．4 奔腾CPU

主要掌握其超标量流水线、指令Cache和数据Cache、浮点单元、转移预测四个方面的特性。

5．9 RISC CPU

5．9．1 RISC机器的特点

RISC的三个基本要素：

有限、简单的指令集

CPU配备大量的通用寄存器

强调对指令流水线的优化

RISC机器的特征：

使用等长指令。

寻址方式少，绝不出现存储器间接寻址。

只有取数、存数指令访问存储器。指令中最多出现RS型指令，绝不出现SS型指令。

指令集中指令数一般少于100条，指令格式少于4种。

指令功能简单，控制器多采用硬布线方式。

大部分指令在一个机器周期内完成。

CPU中通用寄存器数量相当多。

强调通用寄存器和流水线的优化使用。

—般用高级语言编程，特别重视编译优化工作。以减少程序执行时间。

CISC与RISC的比较见表56。

5．9．2 RISC CPU实例

5．10 多媒体CPU

5．10．1 多媒体技术的主要问题

图像与声音的压缩技术

适应多媒体技术的软件技术

计算机系统结构方面的技术

5．10．2 MMX技术

MMX指令是一种SIMD并行处理指令，其先进性主要体现在：

SIMD结构

饱和运算方式

积和运算方式

比较指令

转换指令

5．10．3 动态执行技术

动态执行技术就是通过预测程序流来调整指令的执行，并且分析程序的数据流来选择指令执行的最佳顺序。

实现动态执行的关键是使用一个指令缓冲池以开辟一个较长的指令窗口，以便允许执行单元能在一个较大的范围内调遣和执行已译码过的程序指令流。

所谓内存储器就是指CPU得catch 内村，用来存放系统运行是的信息。特点是：速度快，容量小。

外存储器也叫辅助存储器，用来存储永久信息。特点：速度慢，容量大。

虚拟存储器：所谓虚拟存储器就是 把内外村统一起来使用，起基本思想是把正在是用的部分保留在内存中。把暂时不用的部分防在外村中，使用时调入内存，虚拟存储器的容量与cpu的地址结构有关，如奔腾的地址位是32位，那么他的寻址空间就是2的32次方，4GB,就是说他的最大寻址空间是4GB。

《计算机组成原理》课程简介

华南理工大学 黄钦胜 编

《计算机组成原理》是计算机科学与技术专业的一门主干课程。从课程的地位来说，它的先导课程是数字逻辑、数字电路，后续课程是 *** 作系统、系统结构等。可见，本课程起着承上启下和继往开来的作用。

一 本课程的学习目的

1通过本课程的学习，掌握单台计算机硬件系统各部件的组成及工作原理。

2掌握由各部件组成整机的工作原理，从而较好地建立起计算机的整机概念。所谓整机概念，简单地说，就是在脑子里有一台运转起来的计算机。它包括运转起来的计算机各部件组成整机的方法及执行指令过程各部件之间的信息流动（空间概念）和各部件在时间上的密切配合及协调工作（时间概念）。

3掌握计算机系统硬件分析，设计和调试的技能。

二 本课程的主要学习内容

1中央处理器CPU的组成原理

主要的内容是数据与文字在计算机中的表示、运算方法和运算器、控制器、指令系统和总线系统。

2存储器系统的组成及输入输出系统

主要的内容是高速缓冲存储器Cache、主存储器、外存储器和由他们组成的多级存储系统，常用的输入/输出设备和输入/输出系统。

三本课程的主要特点：

要求有较扎实的基础，知识面广；

在课程间承上启下，课程内各部分密切相关；

3概念多、抽象、难度大。

根据以上的特点，要求在学习《计算机组成原理》课前先修《数字逻辑和数字系统》和《数字电路》等课程。

四．本课程的学习方法

学习本课程必须弄清硬件系统各部件的组成及工作原理，要在理解的基础上记住有关的原理、概念和术语。

解决好各章的顺序渐进学习和各部分紧密相关的问题，解决的方法主要是通过听课和不断的学习、复习，有意识有目的地围绕“整机概念”这一最大的难点主动地学习。

理论联系实际，实践出真知。

认真听课，依时按质完成一定量的习题，解决似懂非懂的问题。

不要把《计算机组成原理》作为纯粹的硬件课程来学习，可能的话，分析某计算机系统的监控程序或PC的基本输入输出系统(BIOS)。

五 主要的参考文献

1黄钦胜 朱娟，计算机组成原理，电子工业出版社，2003年。

2黄钦胜等，计算机组成原理习题与题解，电子工业出版社，2004年。

第1章 计算机系统概论

内容提要：

计算机系统是一个由软件和硬件组成的、用以实现数据处理的、非常复杂的自动化设备。本章讲述：计算机的分类和应用，计算机硬件、软件的概念和组成，计算机系统主要性能指标及按功能划分的多级层次结构。

11 计算机的发展、分类和应用

111 计算机的发展

1．电子计算机，人类计算工具的伟大发明

2 电子数字计算机的飞速发展

50多年来计算机发展经历的五个阶段。

小结：前四代分代的主要标志是按所使用的主要逻辑元件分。

112 计算机的分类

1电子模拟计算机(Analogical Computer)

2电子数字计算机(Digital Computer)

用断续(离散)的物理状态(如电压高低等)代表运算的数字、符号的计算装置。

特点:不连续量，不连续地跳动计算。

1．1．3 计算机的应用

凡能归结为算术运算的计算或能严格规格化的数都可由计算机来求解。

计算机的硬件

1．2．1 冯·诺依曼计算机的设计思想

采用二进制数表示指令、数据及其它非数据信息

2 存储程序控制

存储程序——将解题程序(连同必须的原始数据)预先存入存储器；

程序控制——控制器依据存储的程序，控制全机自动、协调的完成解题任务。

计算机系统的组成

(1) 硬件：计算机系统使用的电子线路和物理装置。

(2) 软件：计算机系统中使用的各种程序及全部文档的总称。

122 硬件各部件的组成及主要功能

1存储器(Memory)：存储程序和数据信息的部件。

（1）功能：存储信息。

（2）组成：

① 存储体MB——存储元件的有序集合，存储二进制代码；

② 地址寄存器AR——寄存访问内存储器的地址码；

③ 数据寄存器DR——暂存要写入MB或从MB读出的代码；

④ 读写控制电路——控制存储器进行读或写的 *** 作。

（3）几个术语：

① 单元地址：存储单元的地址编号；

② 存储单元：存放一个字(或字节)的编址单元；

③ 存储容量：存储单元的总数。

例如64KB 即64×1024×8位；

常用容量单位：1KB = 210 B = 1024B 1MB = 210KB

1GB = 210MB 1TB = 210GB

2运算器(ALU)：实现算术运算和逻辑运算功能的部件。

（1）功能: 运算——完成数字信息的加工、寄存、移位等。

（2）组成:

① 加法器(或还有乘、除法器)；

② 寄存器组；输入输出门。

3控制器(Control Unit)：向计算机各部件发出控制信息的部件。

（1）功能：控制指令的读出、解释和执行、中断事件的处理等 。

（2）组成：

① 指令部件：

程序计数器PC——提供要执行的指令地址；

指令寄存器IR——寄存现行指令；

指令译码器ID——解释现行指令，产生相应的控制电位。

② 时序部件：产生计算机运行所需的时序信号。

③ 微 *** 作信号发生器：产生执行指令的微 *** 作控制信号。

（3）有关术语和概念：

① 中央处理器（CPU）——包括运算器（ALU）和控制器（CU）；

② 主机——指CPU和内存储器；

③ 计算机中的信息流：

指令流——在取指令周期，从内存à控制器(IR)的信息流；

数据流——在执行周期，内存ßà运算器的信息流。

4输入/输出(I/O)设备

5适配器（I/O接口）： I/O设备与主机之间互相连接(缓冲)的部件。

此外，硬设备还有控制台(Console)、电源(Power Supply)等。

1．3 计算机系统的软件（图15）

1．3．1 软件的组成与分类

1系统程序：使用和管理计算机系统的程 序。

2应用程序：用户开发并使用的各种程序。

1．3．2 软件的发展

计算机语言发展的方向：

标准化、积木化、产品化，最终是向自然语言发展，并能自动生成程序。

1．4 计算机的工作过程及主要技术指标

1 计算机的工作过程是周而复始地取出指令、解释指令和执行指令的过程。

2 计算机的主要技术指标

1) 字长：计算机内参加运算的数所包含的二进制位数。寄存器的位数与之相对应。

字长标志着机器表示数的精度。字长越长，精度越高。

字长通常是8的整倍数，使能存放整数个字符的编码。例如8、16、32、64位等。

2) 存储容量：

决定计算机可以处理的数据量和程序的大小；

存储容量越大，存储的信息越多，解题的功能越强。

3) 运算速度：计算机每秒钟执行指令的条数。

运算速度单位：MIPS (百万条指令每秒)；

衡量：平均运算速度(吉布森（Gibson）法，混合计算法)；

求法：先求平均运算时间T：

图

17

计算机系统的层次结构示意图

高级语言级

汇编语言级

*** 作系统级

一般机器级

微程序设计级

3

级

2

级

1

级

4

级

5

级

编译程序

汇编程序

*** 作系统

微程序

微程序直接由硬件执行

式中： n ——指令的种类；

f i ——第i种指令出现的频度(%)；

t i ——第i种指令的指令周期(秒)。

则平均运算速度： V＝1/T；

1．5 计算机系统的层次结构

1．5．1 多级组成的计算机系统

1．微程序设计级：微指令直接由硬件执行。

2．一般机器级(机器语言级)：由微程序

解释机器指令系统，属硬件级。

3． *** 作系统级：由 *** 作系统程序实现。

4．汇编语言级：由汇编程序支持执行。

5．高级语言级：由高级语言编译程序支持执行。

1．5．2 软件与硬件的逻辑等价性：

1．机器功能的软硬件划分：取决于价格，速度，可靠性，存储容量，变更周期等；

2．软件和硬件在逻辑功能上是等效的：合理分配软硬件之功能是计算机总体结构的重要内容；

计算机系统的层次结构：

1、微程序设计级 ---- 第1级

该级的编程工具是微指令集，程序员用微指令编写的微程序，由硬件直接执行。（如图中最下一行右边的PCWrite =1表示对PC寄存器的写控制,详细内容在控制器部分将详细学习）

2、传统机器级 ---- 第2级

该级的编程工具是计算机的机器语言指令集，程序员用机器指令编写的程序由微程序进行解释执行

3、 *** 作系统级 --- 第3级

从 *** 作系统的基本功能来看，一方面它直接管理传统机器中的软硬件资源，另一方面它又是传统机器的延伸

4、汇编语言级 --- 第4级

该级的编程工具是汇编语言指令集。与第二层所采用的机器语言编程工具相比，采用汇编语言编写程序便于理解与记忆

5、高级语言级 --- 第5级

该集的编程工具是各种高级语言如C语言等，高级语言源程序通常用编译程序来完成高级语言翻译后才能被底层的硬件执行

6、层次之间的关系

1）各层次之间的关系十分密切，高层是低层功能的扩展，低层是高层实现的基础。

2）站在不同的层次观察计算机系统，到关于计算机不同的概念。上图第二列分别对应地给出了从高级语言、汇编语言、机器语言和微程序设计级所看到的计算机的不同编程工具。

拓展：

计算机系统指用于数据库管理的计算机硬软件及网络系统。数据库系统需要大容量的主存以存放和运行 *** 作系统、数据库管理系统程序、应用程序以及数据库、目录、系统缓冲区等，而辅存则需要大容量的直接存取设备。此外，系统应具有较强的网络功能。

计算机系统的特点是能进行精确、快速的计算和判断,而且通用性好,使用容易，还能联成网络。①计算：一切复杂的计算，几乎都可用计算机通过算术运算和逻辑运算来实现。②判断：计算机有判别不同情况、选择作不同处理的能力,故可用于管理、控制、对抗、决策、推理等领域。③存储：计算机能存储巨量信息。④精确：只要字长足够，计算精度理论上不受限制。

详细内容请在 百度百科 计算机系统 中了解

CPU原理 CPU的主要功能是执行存放在主存储器中的程序即机器指令CPU是由控制器和运算器 本章概述 本章重点在于:CPU基本组成与指令流程这涉及到建立整机概念的核心问题:CPU如何执行指令,计算机如何存储信息,如何控制输入/输出 1CPU的的基本组成 2拟定指令流程 1,CPU的的基本组成 在理解CPU的组成时需要抓住以下几点: (1)ALU部件,以及它的输入与输出方式 (2)用于运算的一组寄存器R0-R3或暂存器C,D,Z (3)用于控制的一组寄存器:指令寄存器IR,程序计数器PC,程序状态字寄存器PSW (4)与访存相关的一组寄存器:存储器地址寄存器MAR,存储器数据状态字寄存器MDR,堆栈指针SP (5)内部总路线的连接方式,如何向它发送信息,它又如何输出信息 (6)CPU如何通过系统总路线与主存,I/O设备连接 331节给出的是一种简化的CPU内部组成模型,它是拟定指令流程的基础, 2,拟定指令流程 指令流程体现了计算机工作原理中一个核心内容:CPU怎样执行程序指令 考核方式是给出一条特定的指令,以模型机CPU内部组成为背景,用指令语句描述其读取与执行流程关键是要熟练掌握几种基本寻址方式的实现过程,分清谁是源地址,谁是目的地址, *** 作码是什么 例如:拟出指令MOV -(SP),X(R0)读取与执行流程 学习内容: 31 算术逻辑运算部件ALU 32 运算方法 33 CPU模型的组成及其数据通路 34 时序控制方式 35 指令的执行与组合逻辑控制器 36 微程序控制器 学习目标: 理解全加器的逻辑式和结构,并行加法器及所采用的进位链,多功能算术逻辑运算部件SN74181的功能 掌握初码定点加减运算,移位 *** 作,理解浮点加减运算,十进制加法运算,掌握无符号整数一位乘法并了解其逻辑实现,掌握无符号整数一位除法,了解浮点乘除运算 学习目标: 掌握模型机的基本组成,数据通路及数据传送,掌握微命令的基本形式 理解控制器的功能,掌握指令流程及组合逻辑控制器的工作原理 掌握微型程序控制的概念,了解微指令的编码方式和顺序控制方式,了解微指令的格式 重点难点: 补码定点加减运算,无符号整数一位乘法和除法(难点) 模型机的基本组成,数据通路及数据传送,微命令的基本形式 指令流程及组合逻辑控制器的工作原理(重点) 课时安排: 9课时 媒体使用: 使用多媒体投影,主要采用PowerPoint准备的电子教案 § 31 算术逻辑运算部件ALU ALU是一种功能较强的组合逻辑电路,有时被称为多功能函数发生器 ALU的核心是加法器 ALU主要完成对二进制代码的定点算术运算和逻辑运算 § 311 加法单元 全加器与半加器: An An-1…Ai…A2 A1 A0 Bn Bn-1…Bi …B2 B1 B0 + Cn Cn-1…Ci …C2 C1 C0 全加器为考虑三个输入的加法单元,半加器为考虑两个输入的加法单元 全加和∑i+向高位的进位Ci 低位送进来的进位Ci 输入量 输出量 用半加器构成全加器 (1)半加求和可用异或门实现: 半加和=AiOBi (半加器的逻辑式) 半加器又称为异或门 (2)全加器=两个半加,其逻辑式: ∑i=AiOBiOCi C i+1=AiBi+(AiOBi)Ci 因逻辑门电路均存在延迟时间,全加器电路是一个延迟部件,其特性将影响全加器的速度 + + + + + § 312 并行加法器与进位链结构 并行加法器:是用n位全加器实现两个n位 *** 作数各位同时相加,其中的全加器的位数与 *** 作数的位数相同 并行加法器的最长时间是由进位信号的传递时间决定的,而每位全加器本身的求和延迟是次要的因素所以,加快进位的产生和传递是提高其速度的关键 进位链:并行加器中传递进位信号的逻辑线路,称为~ 1 基本进位公式: C i+1=AiBi+(AiOBi)Ci 2 并行加法器的串行进位: (1)串行进位的并行加法器是将n个全加器串接起来,就可进行两个n 个位数相加 (2)串行进位方式:是指相加的进位逐级形成的,每一级的进位直接依赖于前一级的进位称为~(行波进位) + Gi为进位产生函数 Pi为进位传递函数 (3)串行进位的延迟时间较长 (4)串行进位的逻辑表达式:见教材P61 3 并行进位(先行进位,同时进位) (1)定义:同时形成各级进位信号的方法,称为~ (2)采用并行进位的加法器的运算速度较快,但是以增加硬件逻辑线路为代价的 § 313 ALU举例 1 SN74181外特性 2 SN74181内部结构 3 SN74181功能表 4 用SN74181构成多位的ALU § 32 运算方法 § 321 定点加减运算 1 原码加减运算: 原码的加减法较复杂,很少使用,其原因: (1)原码的加减运算,因计算机的实际 *** 作取决于指令中的 *** 作码和两个 *** 作数的符号; (2)运算结果的符号判断也较复杂 2补码加减运算: (1)补码加法运算: [X]补+[Y]补=[X+Y]补 两个相加的数无论正负,只要是以补码的形式表示的,则可按二进制规则相加 (2)补码的减法运算: [X-Y]补=[X+(-Y)]补=[X]补+[-Y]补 符号位作为数的一部分直接参与运算 为[Y]补的机器负数 由[Y]补求[-Y]补(机器负数)的方法 定点小数: [-Y]补= [Y]补+2-n 例: [Y]补 =001011 [-Y]补=110100+000001=110101 定点整数: [-Y]补= [Y]补+1 例: [Y]补 =1001011 [-Y]补=0110100+1=0110101 (3) 补码的运算规则: 参加运算的 *** 作数和运算结果均用补码表示; 符号位作为数的一部分直接参与运算; 若指令 *** 作码为加,则两个数按二进制规则相加; 若指令 *** 作码为减,则被减数+减数的机器负数 机器负数的求法见上张幻灯片 3 溢出判别 溢出:指计算机的运算结果超出其所能表示的范围,而发生错误 溢出的分类: 正溢出:运算结果为正且大于所能表示的最大正数 负溢出:运算结果为负且大于所能表示的最小正数(绝对值最大的负数) 溢出判断的方法: (1)采用一个符号位判断: 即:当两个同号数相加,若所得结果与两数符号不同,则表示溢出 (2)采用最高有效位的进位判断: 即:两正数相加,最高有效位有进位,符号位无进位,表明运算结果溢出; 两负数相加,最高有效位无进位,符号位有进位,表明运算结果溢出; 以下各判断逻辑式见教材P66-67) (3)采用变形补码 将符号位扩充为两位,称为变形码 采用变形祉码表示的运算结果,可根据两个符号位是否一致来判断是否溢出 双符号位的含义: 00——结果为正,无溢出; 01——结果为正溢出; 10——结果为负溢出; 11——结果为负,无溢出 CPU内设的一个状态寄存器,其中的溢出位V是用来记录溢出是否发生 § 322 移位 移位 *** 作的分类: 按性质分:逻辑~,循环~,算术~ 按被移位数据长度分:字节,半字节,多倍字节 按每次移位的位数分:移1位,移n位(n ≤被移位数据长度) 1 逻辑移位: 定义:将一组无数值意义的二进制代码进行移位 移位规则:左移时低位补0,右补移时高位补0 2循环移位: 定义:在闭合移位环路中,在被子移位数据的最高位与最低位之间有移位通路 移位规则: 循环左移时最高位移到最低位,其余各位依次左移; 循环右移时最低位移到最高位,其余各位依次右移; 3 算术移位: 定义:带符号数的移位,移位后数的符号不变而数值变化 移位规则: (1)原码移位规则 (2)补码右移规则 见教材P68页 (3)补码左移规则 § 323 浮点加减运算 运算规则及硬件实现 (1)对阶 *** 作(重点是对阶的规则P65) (2)实现尾数的加(减)运算 (3)结果规格化和判断溢出 左规 右规 (4)余入 *** 作 § 324 十进制加减运算 1 进制转换 2 直接进行十进制运算: 采用BCD码表示,运算由BCD码运算指令完成 两种方法:见教材P71页 3 BCD码的加法运算 "加六校正" § 325 定点乘除运算 乘除法运算是计算机的基本运算之一因乘除法运算 需要更多的硬件支持,并不是所有的计算机都配置这种硬件,但是所有的计算机都能做乘除法运算 实现乘除法运算大致有三种方案 本节只讨论无符号整数一位乘法和除法 实现乘除法运算大致有三种方案: (1)采用软件实现乘除法运算 即用原有的运算器设备,运用基本运算指令编制实现乘除法运算的子程序这种方法适用于小型机,微型机 (2)在原有运算器基础上增加一些硬件设备来实现乘,除法 *** 作 (3)设置专用的乘除法器使设备处理设备专用化,目的是加快运算速度一般适用于大,中型计算机 1无符号整数一位乘法 1101 被乘数B ×1011 乘数C 1101 1101 0000 + 1101 10001111 乘积 1101 ×1011 00001101 B共4次右移 0001101 B共3次右移 00000 B共2次右移 + 01101 B共1次右移 10001111 乘积 实现无符号整数一位乘法 规则:将n位乘转换为n次"累加与移位",即每一步只求一位乘数所对应的新部分积,并与原部分积作一次累加,然后右移一位 流程图:见教材P73页,图3-8 B—存放被乘数,C—存放乘数, A—初值为0,存放部分积,最后存放乘积高位 用A和C寄存器联合右移以存放逐次增加的部分积,并且使每次 *** 作依据的乘数位始终在C的最低位乘法完成时,A,C存放的是最后乘积,其中C的内容是乘积的低位部分 硬件逻辑原理图:图3-9 例:P73,图3-8(无符号整数一位乘算法流程框图) n位被除数—B n位乘数—C,0—A C0=1 结束 开始 A,C右移一位 A+0—A A+B—A C0=1 N Y N Y 例3-11:1101×1011的运算过程: B 1101 (被乘数) Ca 0 A 0000 C 1011 (乘数) 0 0000 C0=1 +B 1101 1011 0 1101 0 0110 1101 C0=1 +B 1101 1 0011 0 1001 1110 C0=0 +0 0000 0 1001 0 0100 1111 C0=1 +B 1101 1 0001 0 1000 1111 初始状态 第一节拍 第二节拍 第三节拍 第四节拍 乘积 A\B\C三个寄存器 2无符号整数一位除法 由手算法可知:决定商是"1"还是"0",根据部分被除数或余数减去除数是否够减 计算机是实现除法运算,就是要解决如何判断够减与否的问题方法如下: 用逻辑线路进行比较判别 恢复余数法——(改进)不恢复余数法或加减交替法(见教材P75页) 恢复余数法: 将被除数或余数减去除数,若所得余数符号位为0(即正)表明够减,上商1;若余数符号位为1(即负)表明不够减,上商0加上除数(即恢复余数法) 即:先做减法,若余数为正,上商1;若余数为负,上商0,必须恢复原来的余数(加上除数) 不恢复余数法(加减交替法): 此法的特点是在运算过程中如出现不够减,则不必恢复余数,可根据符号,继续向下运算这样运算时步数固定,控制简单 规则: 当余数为正时,商为1,余数左移一位,减除数; 当余数为负时,商为0,余数左移一位,加除数 无符号整数不恢复余数除法流程图: 见教材P75页,图3-11 运算初始时,除数— B,被除数—A和C(其中A—高位,C—低位) 除法完成后商放在C寄存器中,余数放在A寄存器中 A寄存的最高位作为运算中的符号位,用于指示余数的正负 注意:例3-12中第一步 A-B=[A]原-[B]原=[A]初-[B]初= [A]初+[-B]初 B的机器负数:[-B]初=[B]初+1 B求反 作业第10页 001101 + + + + § 326 浮点乘除运算 1 浮点乘法运算 阶码相加并判断溢出 尾数相乘 规格化处理 2 浮点除法运算 预置 尾数调整 求阶差 尾数相除 § 33 CPU模型的组成及其数据通路 CPU的组成: 控制器:完成取指令,分析指令,执行指令的 *** 作 运算部件:实现指令所指定的各种算术逻辑运算 *** 作 各种寄存器:用于存放指令,指令地址, *** 作数及运算结果 CPU内部数据通路:用以连接CPU内部各部件,为信息提供通路 § 331 基本组成 1 寄存器: 存放控制信息的寄存器,如指令寄存器,程序计数器和程序状态字寄存器 存放所处理的数据的寄存器,如通用寄存器和暂存器 寄存器的种类: (1)通用寄存器: 4个:R0,R1,R2,R3 一组可编程访问,具有多种功能的寄存器 指令系统为其分配编号,即寄存器地址 其本身在逻辑上只有接收信息,存储信息和发送信息的功能,但通过编程与运算部件的配合可实现多种功能 (2)暂存器: 3个:C,D,Z C用来暂存从主存储器读出的数据 D设置在ALU的输入端,用来存放一个 *** 作数,还可暂存从主存储器读出的数据,并设有左移和右移的功能 Z设置在ALU的输出端,用来存放运算结果 指令系统中没有为其分配编号,故不能编址访问 (3)指令寄存器IR: 指令寄存器IR——用来存放当前正在执行的一条指令IR的输出是控制器产生控制信号的主要逻辑依据 (4)程序计数器PC: 程序计数器又称为指令计数器或指令指针IP 作用是提供指令的地址 具有加1计数功能,并可编程访问 (5)程序状态字寄存器PS: 程序状态字寄存器又称为标志寄存器 作用:用来存放现行程序的运行状态和工作方式,其内容称为程序状态字PSW PSW是参与控制程序执行的重要依据 (6)堆栈指针SP: SP用来指示堆栈栈顶的位置,其内容是栈顶单元的地址 SP也是可编程访问的寄存 (7)与主存接口的寄存器MAR,MDR: 地址寄存器MAR用来存放CPU访问主存或I/O接口的地址MAR连接地址总线的输出门是三态门 数据寄存MDR用来存放CPU与主存或I/O接口之间传送的数据 CPU对主存的控制信号有两个: 读信号RD—控制对主存的读 *** 作 写信号WR—控制对主存的写 *** 作 2 运算部件: 控制ALU运算的控制信号有: B加(减)1 A减1 A加1 求反 求负 B±1 A--1 A+1 NEG COM 异 或 与 减-- 加+ XOR OR AND SUB ADD 3 总线与数据通路结构: (1)ALU总线 CPU内部采用单总线结构,即设置一组由16根双向数据传送组成的ALU总线(CPU内总线),ALU和所有的寄存器通过这组公共总线连接起来 在单总线结构中,CPU的任何两个部件间的数据传送都必须通过这组总线,控制较简单,但传送速度受到限制 (2)系统总线:16根地址总线,16根数据总线,以及控制总线 CPU 主存 接口 接口 I/O设备 I/O设备 常见计算机硬件系统结构 总线 地址总线 数据总线 控制总线 CPU通过MAR向地址总线提供访问主存单元或I/O接口的地址 CPU通过MDR向数据总线发送或接收数据,以完成与主存单元或I/O接口之间的数据传送 CPU通过控制总线向主存或I/O设备发出(或接收)有关控制信号 4 控制器及微命令的基本形式: (1)微命令的基本形式 微 *** 作命令:是最基本的控制信号,是指直接作用于部件或控制门电路的控制信号,简称微命令 微命令的两种形式: ①电位型微命令:见教材P81页 ②脉冲型微命令:各寄存器均采用同步打入脉冲将ALU总线上的数据打入其中 其种类有:CPR0, CPR1, CPPC, CPIR, CPSP, CPMAR, CPMDR等……………… (2)控制器 控制器:基本功能就是执行指令,即根据指令产生控制信号序列以命令相应部件分步完成指定的 *** 作 传统控制器的主要部件包括:指令寄存器IR,指令译码器,程序计数器PC,状态字寄存器PSW,时序系统和微 *** 作信号发生器 计算机的组成框图: 输入设备 运算器 输出设备 控制器 存贮器 控制信号 数据信号 数据 程序 结果 输入命令 *** 作命令 存取数据 输出命令 存取命令 指令 CPU 计算机的基本工作原理——冯诺依曼原理 § 332 数据传送 1寄存器之间的数据传送:直接通过ALU总线传送数据,具体传送由输出门和打入脉冲控制 2 主存数据传送到CPU:通过系统总线传送数据 3 CPU数据传送到主存 4 执行算术或逻辑 *** 作 见教材P82页 § 34 时序控制方式 计算机中的一条指令的执行过程需要分成读取指令,读取 *** 作数,运算,存放结果等步骤每一步 *** 作则是由控制器产生相应的一些控制信号实现的,每条指令都可分解为一个控制信号序列 指令的执行过程就是依次执行一个确定的控制信号序列的过程 时序控制方式就是指微 *** 作与时序信号之间采取保种关系,它不仅直接决定时序信号的产生,也影响到控制器及其它部件的组成,以及指令的执行速度 § 341 指令执行过程 1 指令的分段执行过程 (1)取指令 (2)分析指令 (3)执行指令 取 *** 作数 执行 *** 作 形成下条指令地址 2 指令之间的衔接方式: 能有效提高设备利用率和运算速度,但若程序需要转移,预取下条指令失败 是在对现行指令系统运算 *** 作时提前从主存取出下条指令,而不必等当前指令全部执行完 并行的重叠处理方式 这种方式控制简单,但在时间上不能充分利用部件 是指在一条指令执行完毕后才开始取下条指令 串行的顺序安排方式 特点 定义 名称 § 342 时序控制方式 时序控制方式就是指微 *** 作与时序信号之间采取保种关系,它不仅直接决定时序信号的产生,也影响到控制器及其它部件的组成,以及指令的执行速度 本节介绍: 同步控制方式 同步控制方式的多级时序系统 1 同步控制方式: 定义:指各项 *** 作由统一的时序信号进行同步控制,这就意味着各个微 *** 作必须在规定时间内完成,到达规定时间就自动执行后继的微 *** 作 基本特征:是将 *** 作时间分为若干长度相同的时钟周期(也称节拍),要求在一个或几个时钟周期内完成各个微 *** 作 采用范围:CPU内部,CPU,主存,各I/O接口之间 优点:时序关系简单,结构上易于集中,相 应的设计和实现较方便 缺点:对时间少的微 *** 作,存在时间上的浪费 2 同步控制方式的多级时序系统: 在CPU中为实现同步控制,必须设置一时序系统,以产生统一的时序信号对各种 *** 作进行定时控制 (1)多时序概念:指在同步控制方式中,通常将时序信号划分几级(其中包括指令周期),称为多级时序 在组合逻辑控制器中,是依靠不同的时间标志使CPU分步执行指令,其时序信号常划分为3级:机器周期,节拍,时钟脉冲 在微程序控制器中,一条指令对应一段微程序(微指令序列),其时序信号划分为2级:节拍,时钟脉冲 CPU每出并执行一条指令,都要完成一系列的 *** 作,这一系列 *** 作所需要的时间通常叫做一个指令周期简单地说,指令周期是取出并执行一条指令的时间 开始 取指令 分析指令 执行指令 取指令——执行指令序列 时序信号划分为3级: 机器周期: 在组合逻辑控制器中,通常将指令周期划分为几个不同的阶段,每个阶段所需的时间,称为机器周期,又称为CPU工作周期或基本周期 节拍(时钟周期): 将一个机器周期划分若干相等的时间段,其间仅完成一步基本 *** 作,这个时间段用一个电平信号宽度对应,称为~ 节拍长度由CPU内部的 *** 作的需要 在时序系统中设置节拍发生器,用以产生节拍信号 时钟脉冲:时序系统的基本定时信号 (2)多级时序信号之间的关系: 见教材P86页,图3-14三级时序信号之间的关系 (3)时序系统的组成: 见教材P87页,图3-15时序系统框图 § 35 指令的执行与组合逻辑控制器 按产生控制信号的方式不同控制器可分:组合逻辑控制器和微程序控制器 组合逻辑控制器:是指产生控制信号即微命令的部件,是用组合逻辑线路来实现 微程序控制器:即将机器指令的 *** 作(从取指令到执行)分解为若干个更基本的微 *** 作序列,并将有关的控制信息(微命令)以微码形式编成微指令,输入控制存储器中 它是早期设计计算机的一种方法,这种方法 是把控制部件看作为产生专门固定时序控制信号的逻辑电路,而逻辑电路以使用最少元件和取得最高 *** 作速度为设计目标一旦控制部件构后,除非重新设计和物理上对它重新接线,否则要想增加新的控制功能是不可能的

以上就是关于高手请进，关于 *** 作系统的进程全部的内容，包括:高手请进，关于 *** 作系统的进程、1. 分别叙述内存储器，外存储器，虚拟存储器的含义与功能、计算机组成原理习题求解（cathe）等相关内容解答，如果想了解更多相关内容，可以关注我们，你们的支持是我们更新的动力！