ALTERA FPGA 怎样向FLASh中烧程序

对于Altera的FPGA来说，最常用的是用AS的烧录模式，选择一颗对应容量的EEPROM即可。程序一直在ROM内，上电后FPGA自动加载。Altera推荐的器件有EPCS1、EPCS4等，具体可参考Altera官网上的SPEC。

always@(posedge clk)

begin // 顺序语句，到end止

if(buffer==26'd50000000) //判别buffer中的数值为25000000时，

//做输出处理

begin

led<=~led; // led反转一次。

buffer<=0;

end

else begin

buffer<=buffer+1; // 计数器buffer按位加1

end

end

原先你的buffer赋值，优先级我认为是有问题的？

FPGA可以通过以下几种方式主动加载Flash程序：

1、使用JTAG接口，通过JTAG接口将Flash程序下载到FPGA中；

2、使用专用的编程器，将Flash程序下载到FPGA中；

3、使用专用的编程器，将Flash程序下载到FPGA的特定存储器中，然后FPGA从存储器中读取程序；

4、使用专用的编程器，将Flash程序下载到FPGA的特定存储器中，然后FPGA从存储器中读取程序，并在运行时加载到FPGA中；

5、使用专用的编程器，将Flash程序下载到FPGA的特定存储器中，然后FPGA从存储器中读取程序，并在启动时自动加载到FPGA中；

6、使用专用的编程器，将Flash程序下载到FPGA的特定存储器中，然后FPGA从存储器中读取程序，并在FPGA被复位时自动加载到FPGA中。

板子还可以，你可以看一下电路图，8X8点阵、数码管与8个 LED灯是不是通过跳冒连接的，如果是的话可以通过 插拔跳冒线断开他们之间的连接，至于两外一个灯可以不用考虑。我的板子系统正常运行有几个灯是做显示用的，不用考虑

我来抛块砖引个玉~

说说我的理解~

FPGA和C语言什么的是不一样的，他的程序是HDL语言，即VHDL或者Verilog HDL，这些语言有个名字：硬件描述语言。既然是硬件描述，那就是说只是描述某种状态，要注意描述状态这些词汇，就是说他是搭建一个硬件的固定的系统，一旦用语言描述好了以后，这个系统就固定了。

首先FPGA有两种逻辑：组合逻辑和时序逻辑。

组合逻辑：描述一个状态，比如c：=a+b ，d：=c+‘1’那么在硬件电路上，这就是个固定的通道，c在任何时刻都等于a+b，而d在任何时刻都等于c+‘1’，也就是说，d在任何时刻都等于a+b+‘1’（如果不考虑门级延时的话），a、b值改变时，c、d的值会同时改变，而C语言里就不一样，如果是以上两个语句的话，在第一句之间和第二句之间若设断点，则a、b改变时，d不会立刻发生变化，只有在执行完第二句后，d才会发生变化。

时序逻辑：这个是写在进程process（对VHDL）或者always（对verilog）里面的，会一级一级的靠时钟来触发，在进程中的if-else分支语句，其实就是出发的条件

楼主追问的那个问题，调用模块，其实也是在程序中并行的，就是说模块被调用了，就相当于写在这个程序里的并行语句，调用它的模块是一起一直在运作，之所以用运作就是想说明这些模块没有先后顺序，他们都是用来描述你要实现的功能的，只是对硬件的描述，映射到硬件上就是一堆寄存器和与非门和线而已。用FPGA的时候要经常联想下硬件怎么实现的，这样就会明白所谓的“执行顺序”。其实严格来说，FPGA应该没有“执行顺序”这个词，他只是对硬件的一个描述而已。

举个例子，就像你设置一个物理的陷阱，你要实现的功能是，人推门，夹在门上的水桶掉落，然后再砸到跷跷板上，这个过程，你的设置就相当于硬件语言描述，人推门可以理解为时序逻辑，相当于需要触发条件的并行逻辑，你检测门是否被推开，和是否有重物砸向跷跷板是一直在进行的，只是在某一刻这些条件才被触发，所以在你看来好像是顺序执行的，但实际上是一直并行的。

说了这些，仅供参考。。

以上就是关于ALTERA FPGA 怎样向FLASh中烧程序全部的内容，包括:ALTERA FPGA 怎样向FLASh中烧程序、FPGA控制一个LED灯闪烁，在开发板中，程序是好使的。但是在我板子中，LED灯不闪。但单独写1亮0不亮、fpga主动加载flash程序等相关内容解答，如果想了解更多相关内容，可以关注我们，你们的支持是我们更新的动力！