请问Verilog RTL Coding是什么意思?如果从事这一行业一般做些什么工作.

就是使用Verilog语言进行RTL级代码的编写。RTL是寄存器传输级的意思，包括了课综合的数据流级和行为级，是最常用的编程风格。
这一行业大概都是使用Verilog语言编程，对输入信号进行采集、处理等工作，然后控制各种外围部件，和单片机差不多，只不过资源丰富一点、速度快一点、功能强大一点而已；或者是设计ASIC，并进行验证。

在SoC设计流程中，开发一个功能模块需要首先设计算法，通常使用matlab或python等高级语言开发。对于任意一组输入数据，高级算法模型会给出一组输出数据。当输出数据的效果符合业务要求后，高级算法的方案可以固化定性，下一步需要将高级算法模型改造成适合电路行为的定点化C语言算法模型，称为C Model。
芯片团队中负责IP设计的某个小团队需要将已经定点化的C Model翻译成芯片设计软件能够识别的RTL代码，然后用EDA工具将RTL代码编译成门电路网络，交给后端团队进行物理设计和布局布线设计。
bit-true的意思是说，定点化C model 翻译成RTL代码之后，RTL 系统的输入输出行为与C model的输入输出行为是100%匹配的，没有任何一个bit是错误的。如果海量的测试数据都能够做到bit-true，我们就有足够的信心相信，IP团队提交的RTL设计是正确的，是最初算法的一个等价系统。
在芯片中，数字电路都是在某个时钟的驱动下工作的，而时钟的基本单位是拍（cycle），由于时钟信号的触发，每个cycle电路的状态会翻转一次，某些寄存器从0翻转到1，另外一些寄存器从1翻转到0，剩下的寄存器就保持原值不动。
cycle true的意思是说，不仅RTL的输入输出行为与C model是严格一致的，而且RTL 系统内，所有关键变量、关键状态的翻转行为也是和C model 严格一致的。每一拍有哪些状态发生了翻转，翻转成什么状态，都和C model 的设计意图完全一致。
能够支持cycle true 的C model 开发起来非常困难，因为要求更复杂，设计细节特别多，非常难以达到。但是对于最复杂的电路系统，比如CPU、DSP，开发cycle true的软件模型是十分必要的。

你从哪里看到的是三种，干嘛要给自己设置个框框。一般理解就是:功能仿真和时序仿真。 也可以叫 RTL级仿真 和 Gate-level仿真也可以叫 功能仿真(RTL)、综合后仿真(post-synthesis)和布局布线仿真(Gate-level)。 其实，就看你从哪里划分了。 很多资料中更多的是看到 前仿真和后仿真。前仿: 针对RTL代码的功能和性能仿真和验证。后仿: 1 pre-layout，这种是综合后仿真，主要是仿综合后的逻辑功能是否正确，综合时序约束是不是都正确。2 post-layout，这种是布局布线后仿真，因为加入了线延迟信息，所以这一步的仿真和真正芯片的行为最接近，也是用于仿真芯片时序约束是否添加正确，布局布线后是否还满足时序。

RTL在电子科学中指的是寄存器转换级电路（Register Transfer Level）的缩写，也叫暂存器转移层次。

在EDA设计中RTL表示 寄存器传输级

寄存器传输级

在集成电路设计中， register-transfer level（RTL）是用于描述同步数字电路 *** 作的抽象级。

在RTL级，IC是由一组寄存器以及寄存器之间的逻辑 *** 作构成。之所以如此，是因为绝大多数的电路可以被看成由寄存器来存储二进制数据、由寄存器之间的逻辑 *** 作来完成数据的处理，数据处理的流程由时序状态机来控制，这些处理和控制可以用硬件描述语言来描述。

RTL级和门级简单的区别在于，RTL是用硬件描述语言（Verilog 或VHDL）描述理想达到的功能，门级则是用具体的逻辑单元（依赖厂家的库）来实现你的功能，门级最终可以在半导体厂加工成实际的硬件，一句话，RTL和门级是设计实现上的不同阶段，RTL经过逻辑综合后，就得到门级。

RTL描述是可以表示为一个有限状态机,或是一个可以在一个预定的时钟周期边界上进行寄存器传输的更一般的时序状态机,通常VHDL/verilog两种语言进行描述。

RTL电路是最早研制成功的一种有实用价值的集成电路。有N 个门的输入端并接在DCTL电路输出端，因为DCTL电路输出端门的晶体管基极导通电压，电流曲线并不能完全一致，并联在一起，输入电流易出现分配不均匀的现象。输入电流小的负载门可能得不到足够的基极驱动电流，达不到饱和，从而输出端可能从应有的“0”态改变到“1”状态，使系统出现差错。负载输入端并接越多，产生电流分配不匀的可能性越大。这种现象叫作“抢电流”。

RTL基本逻辑电路

RTL电路是每一输入级基极串接一个电阻,旨在得到改善和补偿，使基极输入电流 Ib对基极-发射极V公式 符号-Ib特性的依赖性小一些。根据 Rb的阻值即可确定RTL电路的最大负载门数。

RTL电路结构简单，元件少。RTL电路的严重缺点是基极回路有电阻存在，从而限制了电路的开关速度，抗干扰性能也差,使用时负载又不能过多。RTL电路是一种饱和型电路，只适用于低速线路，实际上已被淘汰。为了改善RTL逻辑电路的开关速度,在基极电阻上再并接一个电容，就构成了电阻-电容-晶体管逻辑电路（RCTL）。有了电容，不仅可以加快开关速度，而且还可以加大基极电阻，从而减小电路功耗。但是，大数值电阻和电容在集成电路制造工艺上要占去较大的芯片面积，而且取得同样容差值的设计也比较困难。因此，RCTL电路实际上也没有得到发展。

---