数字锁相环(DPLL)的简介

随着数字电路技术的发展，数字锁相环在调制解调、频率合成、FM 立体声解码、彩色副载波同步、图象处理等各个方面得到了广泛的应用。数字锁相环不仅吸收了数字电路可靠性高、体积小、价格低等优点，还解决了模拟锁相环的直流零点漂移、器件饱和及易受电源和环境温度变化等缺点，此外还具有对离散样值的实时处理能力，已成为锁相技术发展的方向。
锁相环是一个相位反馈控制系统，在数字锁相环中，由于误差控制信号是离散的数字信号，而不是模拟电压，因而受控的输出电压的改变是离散的而不是连续的;此外，环路组成部件也全用数字电路实现，故而这种锁相环就称之为全数字锁相环(简称DPLL)。
数字锁相环主要由相位参考提取电路、晶体振荡器、分频器、相位比较器、脉冲补抹门等组成。分频器输出的信号频率与所需频率十分接近，把它和从信号中提取的相位参考信号同时送入相位比较器，比较结果示出本地频率高了时就通过补抹门抹掉一个输入分频器的脉冲，相当于本地振荡频率降低；相反，若示出本地频率低了时就在分频器输入端的两个输入脉冲间插入一个脉冲，相当于本地振荡频率上升，从而达到同步。
数字锁相环的结构 数字锁相环的一般由数字鉴相器（DPD， Digital Phase Detector）、数字环路滤波器（DLF，Digital Loop Filter）、数字压控振荡器（DCO，Digital Control Oscillator）三部分组成。
(1)数字环路鉴相器（DPD）
数字鉴相器也称采样鉴相器，是用来比较输入信号与压控振荡器输出信号的相位，它的输出电压是 对应于这两个信号相位差的函数。它是锁相环路中的关键部件，数字鉴相器的形式可分为：过零采样鉴相器、触发器型数字鉴相器、超前—滞后型数字鉴相器和奈奎斯特速率取样鉴相器。
(2)数字环路滤波器（DLF）
数字环路滤波器在环路中对输入噪声起抑止作用，并且对环路的校正速度起调节作用。数字滤波器是一种专门的技术，有各种各样的结构形式和设计方法。引入数字环路滤波器和模拟锁相环路引入环路滤波器的目的一样，是作为校正网络引入环路的。因此，合理的设计数字环路滤波器和选取合适的数字滤波器结构就能使DPLL满足预定的系统性能要求。
(3) 数字压控振荡器（DCO）
数控振荡器，又称为数字钟。它在数字环路中所处的地位相当于模拟锁相环中的压控振荡器（VCO）。但是，它的输出是一个脉冲序列，而该输出脉冲序列的周期受数字环路滤波器送来的校正信号的控制。其控制特点是：前一采样时刻得到的校正信号将改变下一个采样时刻的脉冲时间位置。

喷淋式液体分布器喷淋点密度是90±10个。液体喷淋密度常用范围2-50m3/m2hzui大范围：1-130m3/m2h。喷淋点密度dpd(drippointdensity)是喷淋点总数除以塔截面积，其值取决于填料型式和填料层高度。通常若填料比表面积大则dpd值也大，若填料对液体的分散系数大则dpd可小。

DPD是指“数位内容保护”，是一种数字版权保护技术。如果您想关闭DPD使用，则需要选择没有DPD功能的WiFi摄像头。
普通的家用WiFi摄像头通常不涉及版权保护问题，一般都不会使用DPD技术，所以您可以选择普通的家用WiFi摄像头。如果您需要特定的功能，可以在购买前查看产品说明书，以确定摄像头是否支持您需要的功能。另外，如果您已经购买了带有DPD功能的WiFi摄像头，可以尝试在摄像头的设置菜单中查找关闭DPD选项。

74LS373
八
D
锁存器(3S,锁存允许输入有回环特性)
简要说明:
373为三态输出的八
D
透明锁存器,共有
54/74S373
和
54/74LS373
两种线路
结构型式，其主要电器特性的典型值如下(不同厂家具体值有差别):
型号
tPd
PD
54S373/74S373
7ns
525mW

引脚图54LS373/74LS373
17ns
120mW
373
的输出端
O0~O7
可直接与总线相连。
当三态允许控制端
OE
为低电平时，O0~O7
为正常逻辑状态，可用来驱动负载或总
线。当
OE
为高电平时，O0~O7
呈高阻态，即不驱动总线，也不为总线的负载，但
锁存器内部的逻辑 *** 作不受影响。
当锁存允许端
LE
为高电平时，O
随数据
D
而变。当
LE
为低电平时，O
被锁存在
已建立的数据电平。
当
LE
端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善
400mV。
引出端符号：
D0～D7
数据输入端
OE
三态允许控制端（低电平有效）
LE
锁存允许端
O0~O7
输出端
真值表：

DnLEOEOnHHLHLHLLXLLQ0XXH高阻态

---