quartus中怎么把自己编的程序生成一个模块符号

1、执行菜单File-Open Project命令，在quartus中打开一个设计项目。

2、执行菜单Tools-Megawizard Plug-In Manager命令，打开Megawizard Plug-In Manager设置向导。

3、这里我们是添加一个全新的宏模块，所以选择Creat a new custom megafunction variation,点击next按钮。

4、右上方会显示你所用的芯片系列，在左侧树形列表里选择你需要的宏模块，这里选择Memory Compiler-FIFO先进先出模块，选择所要生成的语言和FIFO模块的存储路径及文件名，点击next按钮。

5、How wide should the FIFO be后填写你建立的FIFO位宽多少，How deep should the fifo be后填写你的FIFO深度，也就是能装多少个数据，下一步next。

6、FIFO输出我们只选择数据q[#:0]和empty就可以了，所以去掉empty以为所有项目前的对勾，下一步next。

7、这一步可以默认设置不变，下一步next。

Quartus II 是Altera公司的综合性CPLD/FPGA开发软件，可以完成从设计输入到硬件配置的完整PLD设计流程，内嵌自有的综合器以及仿真器，有原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware 支持Description Language）等多种设计输入形式。

ISE是Xilinx公司的硬件设计工具。通过和DSP Builder工具与Matlab/Simulink相结合，可以方便地实现各种DSP应用系统；支持Altera的片上可编程系统（SOPC）开发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一种综合性的开发平台。

扩展资料：

Quartus II可以在Windows、Linux以及Unix上使用，除了可以使用Tcl脚本完成设计流程外，提供了完善的用户图形界面设计方式。具有运行速度快，界面统一，功能集中，易学易用等特点。

Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。对第三方EDA工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。

1建立工程file -> new project wizard

2建立文件file -> new -> verilog hdl或者vhdl，对想要编译文件，在project navigator中选择set as top-level entity，然后选择start analysis & synthesis(两个小箭头的图标)

3建立仿真文件 file -> new -> vector waveform file ，添加要仿真的变量,保存（一定要手动保存），然后在主界面的Assignments -> settings 中的simulator settings中选择 simulation mode为Functional(一般默认为timing,一定要改掉)，simulator input中先把刚刚建立好的仿真文件vwf

4仿真步骤：主界面Processing -> generate functional simulation netlist，然后点击start simulation（蓝色箭头图标）

基于FPGA/CPLD设计交通控制器的设计

我们做过这个课题了

可以和我们交流下

设计任务

（一）有一条主干道和一条支干道的汇合点形成十字交叉路口，主干道为东西向，支干道为南北向。为确保车辆安全，迅速地通行，在交叉道口的每个入口处设置了红，绿，黄3色信号灯。

（二）要求：

（1）主干道绿灯亮时，支干道红灯亮，反之亦然，两者交替允许通行，主干道每次放行55s，支干道每次放行25s。每次由绿灯变为红灯的过程中，黄灯亮5s作为过渡。

（2）能实现正常的倒计时显示功能。

（3）能实现总体清零功能：计数器由初始状态开始计数，对应状态的指示灯亮。

（4）能实现特殊状态的功能显示：进入特殊状态时，东西、南北路口均显示红灯状态。

Verilog HDL作为一种规范的硬件描述语言,被广泛应用于电路的设计中。利用Verilog的设计描述可被不同的工具（包括验证仿真、时序分析、测试分析以及综合）所支持,可用不同器件来实现。而可编程器件的广泛应用，为数字系统的设计带来了极大的灵活性。由于可编程器件可以通过软件编程对硬件的结构和工作方式进行重构，使得硬件的设计可以如同软件设计那样快捷方便。

本文用Verilog HDL设计了一个交通灯控制系统，主干道交通灯按绿－黄－红变化，支干道交通灯按红－绿－黄变化。设计采用了自顶向下的设计方法，首先根据功能将电路分为div(包括div1和div2)、counter、controller、Fenwei(包括Fenwei1和Fenwei2)、demx模块，然后针对每个模块进行开发。利用QuartusII60中的仿真工具对每个模块进行仿真，保证功能正确。在此基础上，将所有模块连接起来，形成完整的设计，并用QuartusII60中的仿真工具再次仿真。仿真结果表明功能正确，符合设计要求。最后利用QuartusII60将程序下载到Altera FPGA芯片EP1C3T144C8中，实际结果表明电路工作正常，满足了设计要求。

AS模式下 烧写pof文件需要注意的是在setting/device and pin option中选择configuration这个里面configuration scheme选择ASconfiguration device选择你配置芯片的型号（EPCS4这样的)。

JTAG模式 烧写SOF文件。

2种模式下首先需要确定电路和物理连接的正确然后继续。在hardware setup中选择usb。一般勾上Program/Configure就可以了。

1inout在quaruts中是不能仿真的，但用modelsim能否我没试过。quartus中会编译出一个reg，那个可以看到。

2程序没仔细看，为什么用阻塞赋值而不用非阻塞赋值呢!

以上就是关于quartus中怎么把自己编的程序生成一个模块符号全部的内容，包括:quartus中怎么把自己编的程序生成一个模块符号、Quartus II软件与ISE软件分别是干什么用的、在Quartus2下编译程序的具体 *** 作步骤是什么，求各位懂的大神们指导一下等相关内容解答，如果想了解更多相关内容，可以关注我们，你们的支持是我们更新的动力！