有没有谁知道数字秒表的课程设计怎么做的（关键是要记录8个运动员的成绩用四位数码管显示）

数字电子技术基础课程设计（一）——电子钟

数字电子技术基础

课程设计

电子秒表

一．设计目的：

1、了解计时器主体电路的组成及工作原理;

2、熟悉集成电路及有关电子元器件的使用;

3、学习数字电路中基本RS触发器、时钟发生器及计数、译码显示等单元电路的综合应用。

二．设计任务及说明：

电子秒表电路是一块独立构成的记时集成电路芯片。它集成了计数器、、振荡器、译码器和驱动等电路，能够对秒以下时间单位进行精确记时，具有清零、启动计时、暂停计时及继续计时等控制功能。

设计一个可以满足以下要求的简易秒表

1秒表由5位七段LED显示器显示，其中一位显示“min”,四位显示“s”，其中显示分辩率为001 s，计时范围是0—9分59秒99毫秒；

2具有清零、启动计时、暂停计时及继续计时等控制功能；

3控制开关为两个：启动（继续）/暂停记时开关和复位开关

三．总体方案及原理:

电子秒表要求能够对时间进行精确记时并显示出来,因此要有时钟发生器,记数及译码显示,控制等模块,系统框图如下:

时钟发生器 记数器 译码器

显示器

控制器

图1系统框图

其中：

(1)时钟发生器：利用石英震荡555定时器构成的多谐振荡器做时钟源,产生100HZ的脉冲;

(2)记数器：对时钟信号进行记数并进位,毫秒和秒之间10进制,秒和分之间60进制;

(3)译码器：对脉冲记数进行译码输出到显示单元中；

(4)显示器：采用5片LED显示器把各位的数值显示出来，是秒表最终的输出，有分、秒、和毫秒位；

(5)控制器：控制电路是对秒表的工作状态（记时开始/暂停/继续/复位等）进行控制的单元，可由触发器和开关组成。

四．单元电路设计，参数计算和器件选择：

1时钟发生单元

时钟发生器可以采用石英晶体震荡产生100HZ时钟信号，也可以用555定时器构成的多谐振荡器，555定时器是一种性能较好的时钟源，切构造简单，采用555定时器构成的多谐振荡器做为电子秒表的输入脉冲源。

因输出要求为100HZ的，选择占空比为55%，可根据

T=（ ）Cln2=001

可选择的电阻进行连接可在输出端3获得频率为100HZ的矩形波信号，即T=001S的时钟源，当基本RS触发器Q＝1时，门5开启，此时100HZ脉冲信号通过门5作为计数脉冲加于计数器①的计数输入端CP2。

图2时钟发生器555定时器构成的多谐振荡器

2记数单元

记数器74160、74ls192、74ls90等都能实现十进制记数，本设计采用二—五—十进制加法计数器74LS90构成电子秒表的计数单元，如图3所示，555定时器构成的多谐振荡器作为计数器①的时钟输入。计数器①及计数器②接成8421码十进制形式，其输出端与实验装置上译码显示单元的相应输入端连接，可显示001～009秒；01～09秒计时，计数器②及计数器③，计数器③和计数器④也接成8421码十进制形式，计数器④和计数器⑤接成60进制的形式，实现秒对分的进位。

集成异步计数器74LS90简介

74LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。

图3为74LS90引脚排列，表1为功能表。

通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R0(1)、R0(2)对计数器清零，借助S9(1)、S9(2)将计数器置9。其具体功能详述如下：

(1)计数脉冲从CP1输入，QA作为输出端，为二进制计数器。

(2)计数脉冲从CP2输入，QDQCQB作为输出端，为异步五进制加法计数器。

(3)若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端，

则构成异步8421码十进制加法计数器。

(4)若将CP1与QD相连，计数脉冲由CP2输入，QA、QD、QC、QB作为输出端，

则构成异步5421码十进制加法计数器。

(5)清零、置9功能。

a) 异步清零

当R0(1)、R0(2)均为“1”；S9(1)、S9(2)中有“0”时，实现异步清零功能，即QDQCQBQA＝0000。

b) 置9功能

当S9(1)、S9(2)均为“1”；R0(1)、R0(2)中有“0”时，实现置9功能，即QDQCQBQA＝1001。

图374LS90引脚排列（下）

输 入 输 出 功 能

清 0 置 9 时 钟 QD QC QB QA

R0(1)、R0(2) S9(1)、S9(2) CP1 CP2

1 1 0

× ×

0 × × 0 0 0 0 清 0

0

× ×

0 1 1 × × 1 0 0 1 置 9

0 ×

× 0 0 ×

× 0 ↓ 1 QA 输 出 二进制计数

1 ↓ QDQCQB输出 五进制计数

↓ QA QDQCQBQA输出8421BCD码 十进制计数

QD ↓ QAQDQCQB输出5421BCD码 十进制计数

1 1 不 变 保 持

表1 74LS90功能表

10秒到分位的6进制位可在十进制的基础上将QB、QC连接到一个与门，它的置零信号与系统的置零信号通过一个或门连接接至R0(1)，即当记数为6或有置零信号是均置零，如图4所示。

图4 74ls90组成的6进制记数器

3 译码显示单元

74LS248（74LS48）是BCD码到七段码的显示译码器，它可以直接驱动共阴极数码管。它的管脚图如图5所示 显示器用 LC5011-11 共阴极LED显示器(注：在multisim中仿真可以用译码显示器DCD_HEX代替译码和显示单元)。

图5 74LS248管脚图

4 控制单元

（1） 启动（继续）/暂停记时开关

采用集成与非门构成的基本RS触发器。属低电平直接触发的触发器，有直接置位、复位的功能。

它的一路输出作为单稳态触发器的输入，另一路输出Q作为与非门5的输入控制信号。

按动按钮开关B（接地），则门1输出 ＝1；门2输出Q＝0，K2复位后Q、状态保持不变。再按动按钮开关K1 ,则Q由0变为1，门5开启, 为计数器启动作好准备。由1变0，送出负脉冲，启动单稳态触发器工作。

（2） 清零开关

通过开关对每个计数器的R0(2)给以高电平能实现系统的清零。

五：在MULTISIM中进行仿真

将各个芯片在MULTISIM8中连接并进行仿真，仿真如图6所示，结果正确。

六：设计所需元件

555触发器一片，74ls90五片，74ls248五片，LC5011-11 共阴极LED显示器五片，

电容、电阻若干。

七：设计心得

本次课程设计对数字电子技术有了更进一步的熟悉，实际 *** 作和课本上的知识有很大联系，但又高于课本，一个看似很简单的电路，要动手把它设计出来就比较困难了，因为是设计要求我们在以后的学习中注意这一点，要把课本上所学到的知识和实际联系起来，同时通过本次电路的设计，不但巩固了所学知识，也使我们把理论与实践从真正意义上结合起来，增强了学习的兴趣，考验了我们借助互联网络搜集、查阅相关文献资料，和组织材料的综合能力。

是一种存储芯片，用作存储数据

A0到A12为13条地址信号输入线，说明芯片容量为2的13次方，即8K

D0到D7为数据线，表示芯片的每个存储单元存放一个字节（8位二进制数）。对芯片读数时，作为输出线，对芯片编程时，作为输入线。

CE为输入信号，低电平有效。（有称作片选信号）

OE为输出允许信号，低电平有效

PGM为编程脉冲输入端，当对芯片编程时，由此端加入编程脉冲信号；读取数据时PMG的值为1

Vcc和Vpp都是接电源的，正常工作时是+5V

8’b11111111，那个 8与b之间的符号打错了，应该是单引号‘ ，你改下在试试，而且你的代码是同步复位和置位的，不是异步的，要想实现异步需要将always @ (posedge clk)

改成always @ (posedge clk or posedge reset or posedge load)

例外建议在时序的逻辑内部qout=0; cout=1；这些等式都写成qout<=0; cout<=1;

如何构成任意进制计数器的方法我就不说了你问异步清零和同步置数有个不同,首先要明白异步和同步的概念,异步是指不用和时钟信号同步,当一产生清零信号或置数信号不用等下一个时钟信号到来就能对芯片进行清零和置数,同步是指需要和时钟信号同步,当一产生清零和置数信号时必须等下一个时钟信号到来时才能将芯片清零或置数如果需要问其他的可随时回复我

希望我的回答能帮助到你

以上就是关于有没有谁知道数字秒表的课程设计怎么做的（关键是要记录8个运动员的成绩用四位数码管显示）全部的内容，包括:有没有谁知道数字秒表的课程设计怎么做的（关键是要记录8个运动员的成绩用四位数码管显示）、2764芯片的作用是什么，每个引脚都是干什么的、新手求助，verilog hdl要设计一个带异步清零和异步预置的8 位二进制加法计数器，麻烦看看代码哪儿错了。。等相关内容解答，如果想了解更多相关内容，可以关注我们，你们的支持是我们更新的动力！