arm嵌入式问题关于中断的

static inline void __enable_interrupt(void) { __asm__ volatile ("cpsie i"); }

static inline void __disable_interrupt(void) { __asm__ volatile ("cpsid i"); }

将具体看我空间

ARM7有7种模式：User用户、System系统、Fast Interrupt快速中断、Interrupt中断、Supervisor管理、Abort中止、Undefined未定义，共有37个寄存器，结构如下图。

其中白色寄存器为共有的，彩色为该模式独有的。模式由CPSR中的低五位决定，更改这5位（用户模式除外）就可以进入相应的模式，模式还可以由异常而转换，比如中断被触发，CPU自动进入中断模式。

注意：像R13_irq的_irq这样的后缀在程序中不能出现。

C51没有模式的概念，也可以说C51只有一种模式，不过它的四个工作寄存器组倒是有点模式的意思。

SPSR（Saved Program Status Register）用来做CPSR的备份，发生异常时（不是修改模式位），CPU会自动将CPSR的内容备份到SPSR，所以当模式返回时，需要用软件把SPSR恢复答CPSR。

除用户模式外，其他6个模式可以直接对CPSR进行读写，所以这6个模式叫特权（privileged）模式，系统模式和用户模式有相同的寄存器，只不过系统模式可以直接读写CPSR，其他5个模式需要发生异常（exception）来进入，所以叫异常模式。

单步调试下面代码，观察各个寄存器的值：

AREA ABC,CODE,READONLY

CODE32

;系统上电复位后，自动进入管理模式

MOV R0,#0x11

MOV R13,#0x22 ;管理模式下的R13_svc

MRS R1,CPSR ;将CPSR内容读取到R1中

BIC R1,R1,#0x1F ;将R1的低5位清零

ORR R1,R1,#0x12 ;将R1的低5位赋值为0x12，即中断模式

MSR CPSR_C,R1 ;将R1的值载到CPSR的C域（低八位），CPU进入中断模式

MOV R0,#0x33 ;R0还是前面那个R0

MOV R13,#0x44 ;R13已经不是那个R13_svc,是R13_irq

MRS R1,CPSR

BIC R1,R1,#0x1F ;进入管理模式

ORR R1,R1,#0x13

MSR CPSR_C,R1

S B S

END

系统上电复位后，自动进入管理模式对CPSR读写只能通过MRS和MSR，且要采取读—改—写的方式，BIC是按位清零，ORR是按位或，中断模式的模式位是10010（0x12），管理模式的模式位是10011（0x13），别的模式切换同理。

经试验发现：R0的值被更新，说明它是共用的，而这两个模式都有自己的R13。

1秒10000次，也不过是100uS的时间。

中断只做一些保存现场的压堆栈的工作，几乎用不了多少时间。大概几十个时钟就可以了。而三星ARM一般有PLL工作时候都至少跑几十M频率，大概就1uS而已。

当然你特意把芯片设置到低速模式下，把PLL都关了会慢，但也不会慢到100uS都不进中断吧。

记得大前提是你想进中断时不能有更高级别的中断正在服务。

中断响应周期是指当CPU采用中断方式实现主机与I/O交换信息时，CPU在每条指令执行阶段结束前，都要发中断查询信号，以检测是否有某个I/O提出中断请求。如果有请求，CPU则要进入中断响应阶段，又称中断周期。

中断的响应时间就是中断的响应过程的时间，中断的响应过程是当有事件产生，进入中断之前必须先记住当前正在做的事情，然后去处理发生的事情，处理这个过程的时间。

在ARM处理器7种运行模式中，除用户模式外，其余6种模式称为非用户模式或特权模式，其中除用户模式和系统模式以外的5种又称为异常模式。

在非特权模式(用户模式)下，不能对CPSR寄存器设置，只能读取CPSR的值。ARM汇编进入默认模式的是管理模式。

CPSR的控制位共有8位，也就是最后8位。M[7]为中断禁止位I，M[6]为快速中断禁止位F，M[5]为处理器的运行状态位T,M[4:0]为运行位。

运行模式位M[4:0]的含义

M[4:0]

微处理器模式

可访问的寄存器

10000 (0)

用户(Usr)

PC,CPSR,R0-R14

10001 (1)

快速中断(Fiq)

PC,CPSR,R0-R7,SPSR_fiq,R8_fiq-R14_fiq

10010 (2)

外部中断(Irq)

PC,CPSR,R0-R12,SPSR_irq,R13_irq,R14_irq

10011 (3)

管理(Svc)

PC,CPSR,R0-R12,SPSR_svc,R13_svc,R14_svc

10111 (7)

数据访问中止(Abt)

PC,CPSR,R0-R12,SPSR_abt,R13_abt,R14_abt

11011 (B)

未定义(Und)

PC,CPSR,R0-R12,SPSR_und,R13_und,R14_und

11111 (F)

系统(Sys)

PC,CPSR,R0-R14

S3C2440一共有60个中断源，其中有15个子中断源，它们与SUBSRCPND寄存器中的每一位相对应，其他45个中断源与SRCPND中的每一位相对应。要注意的是EINT4~7对应的是同一位SRCPND[4],而EINT8~23对应的也是SRCPND[5]一位。

S3C2440的中断寄存器：

1中断分两大类：外部中断和内部中断。

2外部中断。24个外部中断占用GPF0-GPF7（EINT0-EINT7），GPG0-GPG15（EINT8-EINT23）。用这些脚做中断输入，则必须配置引脚为中断，并且不要上拉。具体参考datesheet数据手册。

寄存器：

EXTINT0-EXTINT2：分别设置EINT0—EINT7、EINT8—EINT15、EINT16—EINT23的触发方式(高电平触发、低电平触发、下降沿触发、上升沿触发)。

EINTFLT0-EINTFLT3：控制滤波时钟和滤波宽度。

EINTPEND：这个是中断挂起寄存器，清除时要写1，后面还有几个是写1清除。当一个外部中断（EINT4-EINT23）发生后，那么相应的位会被置1。为什么没有EINT0-EINT3，因为它们分别由SRCPND寄存器的后4位控制。

EINTMASK：这个简单，是屏蔽中断用的，也就是说位为1时，此次中断无效。

3内部中断。内部中断有8个寄存器，下面逐一来看。

寄存器：

SUBSRCPND：当一个中断发生后，那么相应的位会被置1，表示一个中断发生了。

INTSUBMSK：与上一个是一伙的，中断屏蔽寄存器。

SRCPND：当一个中断发生后，那么相应的位会被置1，表示一个或一类中断发生了。

INTMSK：用来屏蔽SRCPND寄存器所标识的中断。但只能屏蔽IRQ中断，不能屏蔽FIQ中断。

INTMOD：当INTMOD中某位被设置为1时，它对应的中断被设为FIQ，CPU将进入快速中断模式。

PRIORITY：用于设置IRQ中断的优先级。具体使用方法可参考芯片手册。

INTPND：中断优先级仲裁器选出优先级最高中断后，这个中断在INTPND寄存器中的相应位被置1，随后，CPU进入中断模式处理它。同一时间内，此寄存器只有一位被置1。

INTOFFSET：用来表示INTPND寄存器中哪位被置1了，即记录INTPND中位[x]为1的位x的值。清除INTPND、SRCPND时自动清除。

4各寄存器关系：

5中断过程。

a 如果是不带子中断的内部中断：发生后SRCPND相应位置1，如果没有被INTMSK屏蔽，那么等待进一步处理。

b 如果是带子中断的内部中断：发生后SUBSRCPND相应位置1，如果没有被INTSUBMSK屏蔽，那么SRCPND相应位置1，等待进一步处理，几个SUBSRCPND可能对应同一个SRCPND，对应表如下：

SRCPND SUBSRCPND

INT_UART0 INT_RXD0,INT_TXD0,INT_ERR0

INT_UART1 INT_RXD1,INT_TXD1,INT_ERR1

INT_UART2 INT_RXD2,INT_TXD2,INT_ERR2

INT_ADC INT_ADC_S, INT_TC

INT_CAM INT_CAM_C, INT_CAM_P

INT_WDT_AC97 INT_WDT, INT_AC97

c 如果是外部中断：EINT0-EINT3发生后SRCPND相应位置1，如果没有被INTMSK屏蔽，那么等待进一步处理。EINT4-EINT23发生后EINTPEND相应位置1，如果没有被EINTMASK屏蔽，那么SRCPND相应位EINT4-7 或EINT8-23置1，如果没有被INTMSK屏蔽，等待进一步处理，几个EINTPEND对应同一个SRCPND，对应表如下：

SRCPND EINTPEND

EINT0 EINT0

EINT1 EINT1

EINT2 EINT2

EINT3 EINT3

EINT4-7 EINT4-EINT4

EINT8-23 EINT8-EINT23

三种中断都等待进一步处理了。接下来从SRCPND往下看，看INTMSK。如果中断被屏蔽了，就不用说了（注意：快中断也能被屏蔽）。如果没有被屏蔽，那么会进一步到INTMOD。如果是快中断，那么直接出来，进入FIQ（即CPU进入快中断模式处理）。如果是普通中断，那么SRCPND可以有多为置1（FIQ只能有一个），这时就会经过PRIORITY选出一个优先级高的，然后把根据选出的中断把INTPND相应位置1（注意：只能选出一个），进入IRQ，让CPU处理。

6中断的开启。

a如果是不带子中断的内部中断，只需设置INTMSK，让它不屏蔽中断就可以了。

b 如果是带子中断的内部中断，需设置INTSUBMSK和INTMSK，让它们不屏蔽中断就可以了。

c 如果是外部中断，对于EINT8-23需要设置EINTMASK和INTMSK。对于EINT0-EINT3只需设置INTMSK。

7中断的清除。

a如果是不带子中断的内部中断，只需清除SRCPND，注意清除需位置1。

b 如果是带子中断的内部中断，需清除SRCPND和SUBSRCPND，注意先清除SUBSRCPND，再清除SRCPND。因为，如果你先清除SRCPND的话，然后在清除SUBSRCPND的过程中，SRCPND会以为又有中断发生，又会置1。也就是说一次中断会响应两次。所以必须先掐断源头。

c 如果是外部中断，对于EINT8-23需要清除EINTPEND和SRCPND（同样注意顺序）。对于EINT0-EINT3只需清除SRCPND。

清除接收中断预处理位，和USART_ClearFlag()

函数功能是一样的，至于为什么要设置两个函数

可能是为了兼容其他系列，或者为以后升级预留使用

从字面上来理解，USART_ClearFlag()是清除标志位，标志位置1并不意味着产生中断。

而USART_ClearTPendingBit()则时清除中断预处理位，即产生了中断。

除了一些特殊的中断在进入中断时自动清除中断标志位，一般的中断在退出中断时都要手动清除中断标志位，以免重复进入中断。

一般情况下，如果没有设置DMA传输，是每次接收一个字节后就会产生一次中断。

发生一个中断时，一般都要执行一段中断处理程序。在ARM中预先定义了许多芯片支持的中断类型，但是中断处理程序需要用户自己去写，这样ARM只对不同的中断类型提供了一个预定义的地址，但是这些预定义的地址里面是不够存放用户编写的中断处理程序的。

用户自己写了中断处理程序，然后把中断处理程序的入口放在系统预定义的中断地址处，这样在发生中断后就会跳转到用户编写的中断处理程序处。

中断很多，形成了一个跳转表，成为中断向量表

以上就是关于arm嵌入式问题关于中断的全部的内容，包括:arm嵌入式问题关于中断的、如何编写程序，使ARM处理器分别进入IRQ(普通中断)模式、SVC（管理）模式、SYS（系统）模式、arms3c2410中断响应最短时间可以达到多少能不能1秒钟响应10000次中断等相关内容解答，如果想了解更多相关内容，可以关注我们，你们的支持是我们更新的动力！