关于用quartus仿真3—8译码器时出现的小问题

when "000"=> y<="11111110";

when "001"=> y<="11111101";

when "010"=> y<="11111011";

when "011"=> y<="11110111";

when "100"=> y<="11101111";

when "101"=> y<="11011111";

when "110"=> y<="10111111";

when "111"=> y<="01111111";

when others =>y<="11111111";

y的值用一个中间信号量代替，然后再将y值输出。输出时也可以在进程后再更新输出。试试吧！VHDL就是问题多，建议学习verilog。

1 功能仿真 ( 前仿真 )

功能仿真是指在一个设计中， 在设计实现前对所创建的逻辑进行的验证其功能是否正确的过程。

布局布线以前的仿真都称作功能仿真， 它包括综合前仿真（ Pre-Synthesis Simulation ）和综合后仿真（ Post-Synthesis Simulation ）。 综合前仿真主要针对基于原理框图的设计 ; 综合后仿真既适合原理图设计 , 也适合基于 HDL 语言的设计。

2 时序仿真（后仿真）

时序仿真使用布局布线后器件给出的模块和连线的延时信息， 在最坏的情况下对电路的行为作出实际地估价。 时序仿真使用的仿真器和功能仿真使用的仿真器是相同的， 所需的流程和激励也是相同的； 惟一的差别是为时序仿真加载到仿真器的设计包括基于实际布局布线设计的最坏情况的布局布线延时， 并且在仿真结果波形图中，时序仿真后的信号加载了时延，而功能仿真没有。

楼主可以参考：

>

以上就是关于关于用quartus仿真3—8译码器时出现的小问题全部的内容，包括:关于用quartus仿真3—8译码器时出现的小问题、verilog中的时序仿真、MATLAB3线8线的译码器的设计等相关内容解答，如果想了解更多相关内容，可以关注我们，你们的支持是我们更新的动力！