
层次电路图靠图纸符号(Sheet Symbol)连接各张电路图,而信号的连接靠图纸入口(Sheet Entry)与端口(Port)。你在总图中画的子图A和B就是图纸符号(Sheet Symbol),你连接子图A和B的CLK的是图纸入口(Sheet Entry),这没错,错在你在A和B子图中,没有用端口(Port)与A、B图纸符号(Sheet Symbol)相连,而是用的Net(网络标号)。你在A、B子图中,删除掉CLK的网络标号,然后Place-Port,放置(Port)端口,命名为CLK,接到CLK网络上就行了。特殊的是VCC与GND网络,它们直接用网络标号就能连接,不需要通过图纸入口与端口来连接,其他的网络,就需要图纸入口与端口来连接,而不能通过网络标号来连接。注意Output和Input。。。。
要批量删除,就要找到这些对象的共性。
更新PCB后,已删除元件的连接线中,大部分应当已经失去网络了,因此通配查找所有网络为No net 的 Track 有助于快速选中这些走线。
当然也会有一些遗留的带网络的线段(就是跟未更改的元件已经连接的),这些走线就得手动来删除了。
原件丝印和原件焊盘等属于一个整体,不能进行删除。只能通过隐藏的方法来达到你的目的。
具体 *** 作如下:找到PCB库文件,点击“工具/层次颜色”,会d出“板层和颜色”对话框,找到“丝印层”中的bottom overlay,点击的方框中的小对勾,就有了去掉底层丝印层了。
如果要打印的话就很方便,直接打印信号层,pcb中元器件的丝印会自动去掉。
欢迎分享,转载请注明来源:内存溢出
微信扫一扫
支付宝扫一扫
评论列表(0条)