简单verilog程序解释下

if (B[i]) R = R + (A <<(i-1))因为(A <<(i-1))结果是与R做"+"的 *** 作，所以(A <<(i-1))结果的位数会自动扩展，这样就不是4位而是与行掘R的位数相同8位，这样就不存在高位丢失胡轿了。档做核

always

begin

forever # 5 clk = ~ clk

end

直接用always # 5 clk = ~ clk 就可以。

time_div 模块寄存器没有复位，通常有个初始值，如：

always @ (posedge clk or negedge rst)

if (!rst)

begin

count <= 2'b00

div4 <= 1'b0

div8 <= 1'b0

end

else

。搭塌升。。

不复位的话，知老寄存器输出为不定衫滚值，后面的语句就都有可能为X

---