matlab可以转到fpga xilinx 里面吗

你的问题不是太明确。对于大量有规律性的代码可以利用matlab来生成，但也仅是生成文本文件。据我所知，没有办法直接把matlab编写的代码直接转成verilog的。除非你自己用其它语言来编写一个解释器。

用signaltap抓数，然后保存到文本文件后导入MATLAB画图！

这个方法有点过于原始，而且没有办法固化。

数据量不太大的话，你可以在sopc中建个串口连接，然后数据定时从那边儿发过来，发好后保存数据文件.m的或者是.txt的都行（用C语言控制）。然后再导入MATLAB画图

---