VHDL编程：基于FPGA的音乐发生器的实现

没有源码程序。

这个比州绝较简单吧。

比如要实现dol这个音符，dol的频率册茄姿是523,40M=40000000,40000000除以523约等于76482，那么你就设置一个计数器，使用40M的时钟进行计数，计数到76482的一半也就是38241的时候计数器归零重新计数，同时将dol的频率取反，这也就产生了523的频率也就是dol的频率了。

其他频率类似产生纳颂。

直流电机伺服控制系统

1、 任务

使用FPGA为核心器件设计并制作一个直流电机伺服控制系统。

2、 要求

1. 基本要求：

（1）实现PWM逻辑和桥式驱动电路以驱动小型直流电机（5W以下），可开环控制其转速变化；

（2）实现测速电路和逻辑，可采用光电方式，能够测量并显示电机的实时转速；

（3）实现PID反馈控制算法连接测速逻辑和PWM驱动逻辑，实现对电机空载转速的直接精确控制，转速控制范围600rpm~2400rpm，控制误差小于5%，转速跟踪时间小于5s。

2. 发挥部分

（1）降低转速跟踪时间至2s以下；

（2）降低控制误差小于2%；

（3）允许轻载（小于电机堵转扭矩的20%）。

4、 说明

1. 此题侧重电赛控制和电力电子方向，建议参加电赛控制或电力方向的队伍或与参加电赛控制或电力方向的同学组队选做此题

2. PWM逻辑和测速逻辑建议使用Verilog编写，PID算法可用Verilog实现也可在Nios2内软件实现；

3. 桥式驱动电路可采用单芯片方案，参考ST公司L62XX系列。

音乐播放器

一、任务

使用FPGA为核心器件设计并制作一个音乐播放器，能够播放存储在SD卡中的音乐文件。

二、要求

1. 基本要求：

（1）设计音频DAC电路和音频放大电路，可采用单芯片方案；

（2）能够播放44.1KHz采样率16位的音频文件，音质良好。

（3）能够播放多个音频文件，并可切换曲目；

（4）实现快进、快退功能；

2. 发挥部分

（1）能够播放压缩格式的音频文件，如ADPCM格式甚至MP3格式；

（2）实现同步显示歌词的功能。

（3）五段式频谱显示。

软件无线电数据收发系统

1、 任务

使用FPGA为核心器件，实现一套软件无线电数据收发系统。

2、 要求

1. 基本要求

1) 数据发送端采用DDS为信号源，做FSK、ASK或PSK调制（任选一种），并使用DAC输出信号至天线，基带数据采用曼彻斯特编码；

2) 数据接收端采用ADC做直接载频采样或直接中频采样（IF Sampling），在FPGA内做解调（解调方式不限），基带解码并得到数据；

3) 载频自定，占用带宽尽量小，可使用理想信道（直接导线连接）传输载波，并使得数据传输率大于1Kbit/s；

4) 发送端通过8个拨动开关定义发送序列，在接收端以LED显示其状态；

2. 扩展要求

1) 采用无线信道，天线形式任意，传输距离大于0.5m；

2) 提高数据传输率至50Kbit/s。

4、 说明

1.此题侧重电赛高频方向，建议参加电赛高频方向的队伍或与参加电赛高频方向的同学组队选做此题

2. 测试时，将主要采用SignalTap观察编码、调制的情况。

3. 需要了解和学习的知识：

a) 关于数字信号采样的奈奎斯特定律

b) 关于通信的调制丛指、解调、基带编码、符号同步、帧同步等

c) 关于软件无线电的载频采样、中频采样、相干解调等裂槐

请参考相关书籍。

4.可采用一片DE0开发板同时做收发

5.此题方案可深可浅肆郑友，由于信道理想，请大家不要拘泥于通信原理或软件无线电相关书籍上讲述的经典、繁复的方案，应根据具体情况尽量简化解调、解码方法

简易数字存储示波器

一、任务

使用FPGA为核心器件设计并制作一台用于显示被测波形的简易数字存储示波器.

二、要求

1、基本要求

1)要求仪器具有触发存储显示功能，仪器在满足触发条件时，能对被测信号采集与存储，然后使用LCD显示，或者通过串口或JTAG口发送数据至PC端显示；

2)要求仪器的输入阻抗大于1MΩ；

3)显示纵向（电压）分为10格(div)，每格10个采样点，纵向分辨率三档可调：±0.1V/div、±0.2V/div、±0.5V/div。

4)显示横向（时间）分为10格(div)，每格10个采样点，横向分辨率六档可调：1μs/div、2.5μs/div、5μs/div、10μs/div、25μs/div、50μs/div；

5)最大输入信号带宽达到1MHz；

6)包含上升沿触发和下降沿触发两种触发方式，触发电平可调；

7)存储深度：每次触发存储一屏（100样点）；

8)实现连续采样，每秒两次触发采样，即屏幕刷新率2屏/s，没有触发条件时，间隔0.5秒采一屏；

9)观测波形无明显失真。

2、发挥部分

1)增加单次采样和暂停功能；

2)提高屏幕刷新率至5屏/s；

3)扩展存储深度，在单次采样结束和暂停时，具有波形缩放和水平移动功能；

4)显示信号峰峰值、有效值、平均值和频率；

5)增加光标功能，两个光标，可移动并动态显示两个光标处的时间、电压和光标间的时间差；

6)提高采样率、提高横向分辨率并提高输入带宽。

四、说明

这个题目对器件要求比较高，偏重电赛测量方向，建议参加电赛测量方向的队伍或与参加电赛测量方向的同学组队选做此题，题目中需要采样率10Msps的AD转换器，请大家查找ADI或TI公司的相关芯片自行申请。

FPGA系统设计中硬件资源分配的分析与研究摘　要:基于FPGA(现场可编程门阵列)的电子系统设计中,需要用户充分了解芯片内部的各项资源利用情况,包括逻辑单元、RAM、I/O单元、DSP(数字信号处理器)等,以在各种资源利用之间达到一种平衡,从而最大限度地发挥器件的功用。文中研究了基于FPGA的电子系统设计中资源分配问题,以设计基于FPGA的多首音乐演奏芯片为例,说明了两种设计方案,并以Altera公司的FPGA为研究对象,在QuartusⅡ5. 0设计平台下得到了不同方案中硬件资源的分配情况,并对实验结果进行了分析与比较。由实验结果可知,对于同一设计任务,采用不同设计方法所占用的FPGA硬件资源是不同的。关键词:FPGA音乐演奏芯片高速集成硬件描述语言资源分配0　引　言FPGA(现场可编程门阵列)作为未来数字系统的三大基石(FPGA、DSP(数字信号处理器)和CPU)之一,成为目前硬件设计研究的热点。与传统电路设计方法相比, FPGA具有功能强大、开发过程投资小、周期短、可反复编程修改、保密性能好、开发工具智能化等特点。我国可编程逻辑器件设计技术落后于国外,目前立足工程实践,系统地介绍最新FPGA设计方法的中文书籍较为肆培贫乏。在这种情况下, FPGA设计工程师们苦于没有完备的设计方法学来指导,没有系统的设计技术帮他们将设计做得最优化。而当一个设计在实现时,由于其中一种或多种资源数量上的限制,造成设计不能实现到目标器件中,这时就需要对资源利用进行优化[1]。本文从资源分配角度讨论FPGA设计中资源优化问题,以学会灵活地使用FPGA硬件资源为目的,以基于FPGA的多首音乐演奏芯片的设计为例,讨论了两种不裂铅唯同的实现方案,以及这两种方案不同的硬件资源占用情况。1　系统要求及基本原理1. 1　系统要求当今的电子设计激稿自动化技术采用自顶向下的设计方法[2],从系统要求描述到系统方案确立再到系统实现,逐层实现。为了说明在实践中FPGA的设计方法及芯片的资源分配问题,本文以一个设计实例来说明。首先,给出本设计的系统要求:用两种不同方法实现基于FPGA的多首音乐演奏芯片的设计,灵活使用FPGA不同类型的资源,并对不同方案进行资源使用分析。1. 2　基本原理音调和音长是乐曲的两大要素。乐谱中的每一音符对应着一个确定的频率值(音调),而音乐的节奏即是每个音符的持续时间(音长)。因此,设计一个基于FPGA的音乐演奏芯片,实际上只要控制FPGA某个引脚输出一定频率的矩形波,将矩形波输出到扬声器发声系统即可听到乐曲[3]。1. 3　音符与分频系数及分频预置数的关系为了产生各音符的频率,本文采用对一个基准时钟进行不同分频系数分频的方法。分频算法由一个初值可变的12位加法计数器实现,该计数器的计数初值由分频系数决定,计数器的模为213-1=8 191,当计数器计满时,计数器产生一个溢出信号,此溢出信号用作发音的频率信号。本文实验中取4 MHz的基准频率,根据下面两表达式得到对应于各音符的分频系数及分频预置数:分频系数=基准频率音符的频率值(1)分频预置数=8 191-分频系数(2)1. 4　音长的控制如所演奏的音乐最小的节拍为1/4,将1拍的时长定为1 s,则只需要提供一个4 Hz的时钟频率即可以产生1/4拍的时长,占用时间较长的节拍只需将该音调连续记录几次即可。3. 2　两种方案的比较研究3. 2. 1　两种方案的结构不同方案1由一个完整的VHDL程序实现,系统中每一个功能模块由程序中相应的进程完成,并不需要其他工具来辅助,思路比较清晰。但是写入音符部分程序稍显冗长,特别是在实现多首音乐播放功能时,程序大量重复。方案2将系统中的各个功能赋予了相应的独立模块,结构清晰,易于调试。同时,方案采用LPM-ROM存储音符,更换音乐时只要修改LPM-ROM对应的mif数据文件即可,不需要重写程序,设计具有移植性和灵活性。3. 2. 2　两种方案占用FPGA资源不同由于这两种方案完全不同的结构,使其对于器件的资源利用是完全不同的。采用方案1设计,系统占用了EFF10K10LC84-4器件43% (247/576)的逻辑资源,但是没有使用器件内部的RAM资源。方案2的逻辑资源占用率为15% (84/576),器件内部的存储资源占用率为33% (2 048/6 144)。从本质上讲,本实验结果表明的也是一个逻辑资源与存储资源之间的相互转换和折衷的问题,可以用一部分逻辑资源来替代存储资源,也可以用一部分存储资源来替代逻辑资源。实验表明,在某些实际的设计中,设计方案的选择与资源分配问题息息相关。4　结束语在FPGA设计中,需要用户充分了解芯片内部的各项资源利用情况,包括逻辑单元、RAM、I/O单元、DSP等,以在各种资源利用之间达到一种平衡,从而最大限度地发挥器件的功用。实验采用两种设计方案实现了基于FPGA的多首音乐演奏芯片,该实验通过不同的方案对FPGA资源作了灵活的分配,并用数据说明问题。因此,在一些设计场合,如果某些专用硬件模块(诸如RAM)资源不够用,而逻辑单元资源丰富,同样可以用逻辑单元实现这些专用硬件模块,以平衡设计的资源使用,同时提高设计的性能,反之亦然。这些在实践中得到的经验对于初学者来说相当宝贵,同时也使我们对FPGA内部结构有了进一步的认识。参　考　文　献[1]吴继华,王诚. Altera FPGA/CPLD设计[M].北京:人民邮电出版社, 2005.[2]李东生.电子设计自动化与IC设计[M].北京:高等教育出版社, 2004.[3]饶敏,邱德慧,符宇同. EDA设计乐曲硬件演奏电路[J].微计算机信息, 2007, 23(11-2): 298-300.[4]谭会生,张昌凡. EDA技术及应用[M].西安:西安电子科技大学出版社, 2001.

---