（1）对输入的数据进行卷积编码，编码速率为1/2，即每输入1个比特编码输出2个比特。
（2）将每次编码输出的2个比特量化为相应的数值，通过每一组数值计算出该组4个状态（s0，s1，s2，s3）的分支度量值，即BM值。
（3）进行加比选（ACS）运算，同时保存路径信息。首先在0时刻给4个状态（s0，s1，s2，s3）赋初始路径向量值（PM）：假如起始点为状态s0，则状态s0的缺派孝初始路径向量值为PM0=100（该数值根据实际的情况来定，如回溯深度和分支度量值等，以便计算），状态s1、状态s2、状态s3的初始路径向量赋值为PM1=PM2=PM3=0。
（4）ACS过程。因为到达每一个状态有两条路径（如图3），例如到达状态s0（00）的两条路径分别是s0（00）和s1（01），从中选出到达s0路径度量值最大的一条路径作为幸存路径。如图2，若从0时刻到1时刻：BM0=-8，BM1=0，max{PM0+BM0，PM1+BM1}=PM0+BM0=92，所以1时刻到达状态s0的保留路径为0时刻从状态s0来的路径，从而更新1时刻s0的PM0=92；同时由于1时刻到达s0的是“0”路径，所以保存的该时刻s0的路径信息是0（若是“1”路径，则保存的该时刻s0的路径信息为1）。以此类推，可求出该时刻到达状态s1、s2、s3的幸存路径，存储该路径信息，更新其路径度量值PM。
（5）输出判决（OD），即回溯过程，就是根据回溯深度以及ACS过程中所保存的PM值和幸存路径信息进行相应羡肢的算法回溯出译伏稿码结果。
1、 基于FPGA的数字通信系统摘 要本设计实现多路数据时分复用和解复用系统。设计分为发端和收端，以FPGA作为主控核心。发端系统有三路并行数据输入：A/D转换数据，拨码开关1路和拨码开关2路。这三路数据在FPGA的控制下作为串行...
类别：毕业论文 大小：345 KB 日期：2008-05-03
2、 基于FPGA和锁相环4046实现波形发生器
摘 要本设计采用FPGA和锁相环4046实现波形发生器。系统由波形产生模块和可调频率的时钟产生模块，数模转换模块和显示模块四部分组成。波形产生模块完成三种波形的产生，并根据控制信号完成选定波形的输出...
类别：毕业论文 大小：434 KB 日期：2008-05-03
3、 UC/OSII在FPGA上的移植
摘要嵌入式系统是当今非常热门的研究领域,早期多以单片机为核心,应用领域非常广泛.但单片机系统功能比较简单,速度较慢,难以适应现代技术的快速发展.随着现场可编程逻辑阵列(FPGA)技术的日益成熟,基于片...
类别：毕业论文 大小：2.92 MB 日期：2008-05-03
4、 基于FPGA的IIR滤波器设计
摘 要:数字信号处理在科学和工程技术许多领域中得到广泛的应用，与FIR数字滤波器相比，IIR数字滤波器可以用较低的阶数获得较高的选择性，故本课题采用一种基于FPGA的IIR数字滤波器的设计方案,首先...
类别：毕业论文 大小：461 KB 日期：2008-05-02
5、 基于FPGA的TD-SCDMA信道编解码技术研究与实现(硕士)
摘 要作为数字通知吵信系统中一个重要组成部分，信道编码技术为保证通信的可靠性发挥着重要作用，广泛应用于数字通信的抗干扰和差错控制之中。 以TD-SCDMA为例子的第三代移动通信标准来说，其采用了3种信道...
类别：毕业论文 大小：359 KB 日期：2008-04-17
6、 基于ARM和FPGA的数控系统的硬件设计(硕士)
目 录第一章 绪 论 51.1引言 51.2研究背景及国内外发展现状 61.2.1研究背景 61.2.2国外发展状况 71.2.3国内研究现状 71.3本论文课题来源和研究内容 81.3.1课题来...
类别：毕业论文 大小：575 KB 日期：2008-04-15
7、 基于FPGA的JPEG压缩编码的研究与实现(硕士)
摘 要随着信息技术和计算机技术的飞速发展，数字信号处理己经逐渐发展成一门关键的技术科学。图像处理作为一种重要的现代技术，已经在通信、航空航天、遥感遥测、生物医学、军事、信息安全等领域得到广泛的应用。...
类别：毕业论孙困文 大小：2.28 MB 日期：2008-03-23
8、 OFDM通信系统基带数据处理部分的FPGA实现
中文摘要正交频分复用（OFDM，Orthogonal Frequency Division Multiplexing）是当前一种非常热门的通信技术。它即可以被看作是一种调制技术，也可以被看作是一种复用...
类别：毕业论文 大小：1.48 MB 日期：2008-03-08
9、 FPGA应用实验板设计
2007-09-24 19:58 207,360 FPGA体系的低功耗高层次综合.doc2007-09-24 19:17 1,214,976 FPGA应用实验板...
类别：毕业论文 大小：1.21 MB 日期：2007-09-25
10、 UWB-OFDM解调器的仿真及FPGA在线仿真实现
摘 要随着无线通信技术的飞速发展，人们对于数据传输速率和服务质量(QoS)提出了更高的要求，尤其是对于那些针对短距离通信的应用来说更是如此。超宽带无线通信技术(UWB)因为其自身具有的高传输速率、低...
类别：毕业论文 大小：1.71 MB 日期：2007-09-23
11、 高速VITERBI译码器在ALTERA FPGA中的设计与实现
摘 要 本文以CDMA数字移动通信中的差错控制问题为背景，用Altera公司的现场可编程门阵列搭凯侍（FPGA）器件（APEX20K200）设计实现了一种约束长度N=7的维特比（Viterbi）译码的...
类别：毕业论文 大小：534 KB 日期：2007-09-06
12、 基于FPGA温、湿度传感器系统设计
摘要 本系统采用FPGA芯片为主处理核心，从机采用FPGA芯片，负责数据检测，检测点的温度和湿度经过温、湿度传感器转换为数字信号，将数字量送入从机，再经从机的数据处理，定时通过无线方式传送给PC主...
类别：毕业论文 大小：1.1 MB 日期：2007-08-13
13、 基于FPGA的嵌入式系统开发板
摘 要本文设计完成的是基于FPGA的嵌入式系统开发板，它可以完成FPGA、嵌入式系统和SOPC等的设计和开发。开发板以Altera公司的Cyclone系列FPGA—EP1C6为核心，在其外围扩展FL...
类别：毕业论文 大小：1.07 MB 日期：2007-07-21
14、 卫星信道延时模拟器的FPGA实现
摘要：在当前通信领域中卫星通信系统已经成为现代化通信强有力的手段之一。卫星信道组网具有下面一些优点：通信范围大，只要卫星发射的波束覆盖进行的范围均可进行通信；不易受陆地灾害影响；建设速度快；易于实现广...
类别：毕业论文 大小：546 KB 日期：2007-07-02
15、 基于Altera FPGA的发动机ECU原型设计
摘要本文以直列4缸汽油发动机为背景，进行了汽车发动机传感器和控制器信号调理的尝试，采用以自顶向下为核心的现代数字系统设计方法，借助EDA开发平台和EDA实验台，完成基于Altera FPGA的发动机E...
类别：毕业论文 大小：1.24 MB 日期：2007-06-21
16、 基于FPGA设计电梯控制系统
摘 要随着科学技术的发展，近年来，我国的电梯生产技术得到了迅速发展．一些电梯厂也在不断改进设计、修改工艺。而基于现场可编程逻辑门阵列（FPGA）来实现的电梯控制系统由于运行可靠性高，使用维修方便，抗干...
类别：毕业论文 大小：766 KB 日期：2007-06-12
17、 FPGA在机卡分离式高清数字一体电视机里的应用
摘要高清数字电视（HDTV）是继黑白模拟电视，彩色模拟电视之后的第三代电视。随着数字高清电视在全球发展日夜加速，美国、欧洲和日本等国家推进数字电视的速度和力度都在不断加大，我国也在数字电视方面也加快了...
类别：毕业论文 大小：483 KB 日期：2007-03-14
18、 PSK调制算法仿真与FPGA实现
摘要 随着时代的发展，通信工程领域越来越多的应用集成芯片完成系统功能，它有着体积小，功能强大，开发周期短，便于实现等特点被业内工程师广泛认可。其中在集成芯片领域，最有突破性和创新性的就是FPGA（Fi...
类别：毕业设计 大小：1.91 MB 日期：2007-02-01
19、 基于FPGA的数字复接系统帧同步器的设计
目 录摘要Abstract1 绪论………… 11.1数字复接技术的发展………………………………11.2复接技术的研究现状………………………………32 数字通信及复接原理……………………………… 5...
类别：毕业设计 大小：432 KB 日期：2007-01-20
Viterbi译码算法是由Viterbi于1967年提出的一种最大似然译码办法，译码器根据接收序列R按最大似然准则力图找出正确的原始码序列。随着大规模集成电路技术的发展，采用Viterbi算法的卷积编码技术已成为广泛应用的纠错方案。Viterbi译码过程可用状态表示。Sj，t和Sj N/2，t表示t时刻的两个状态。在t1时刻，这两个状态值根据路径为0或者1，转移到状态S2j，t1和S2j1，t1。每一种可能的状态转移都根据接收到的有噪声的序列R计算路径度量，然后选择出各个状态的最小度量路径(幸存路径)。Viterbi算春宽法就老肆是通过在状态中寻找最小量路径向前回溯L步，最后得到的即为译码输出。在卷积码(n，k，m)表示法中，参数k表示每次输入信息码位数，n表示编码的输出卷积码位数，m称为约束长度(一些书中采用k=m1为约束长度，也可称(2，1，2)码网格图，r=k/n称为信息率，即编码效率。侍森轿本文运用的是(2，1，3)码，约速长度为2，状态数为22=－4。
TMS320C6000系列DSPs(数字信号处理器)是TI公司推出的一种并行处理的数字信号处理器，是基于TI的VLIW技术的。本文采用的是TMS320C6211。该处理器的工作频率经过倍频可达到150MHz，每个时钟周期最多可并行执行8条指令，从而可以实现1200MIPS定点运算能力。
欢迎分享，转载请注明来源：内存溢出
微信扫一扫
支付宝扫一扫
评论列表（0条）