FPGA程序在线升级方案求助

可以使敏答用控制器（arm或者单片）+fpga的模式，fpga的加载方式采用ps加载方式，设计控制器的程序，使其可以和pc进行桥迟慧通讯，这样通过pc发送指令或者加载文件给控制器，然后让控制器自动加旦弯载fpga。这些说起来简单，但是实际设计的时候会比较复杂，需要多方面的知识。

从大学时代第一次接触FPGA至今已有10多年的时间。至今记得当初第一次在EDA实验平台上完成数字秒表，抢答器，密码锁等实验时，那个兴奋劲。当时由于没有接触到HDL硬件描述语言，设计都是在MAX+plus II原理图环境下用74系列逻辑器件搭建起来的。后来读研究生，工作陆陆续续搜老也用过Quartus II，Foundation，ISE，Libero，并且学习了verilogHDL语言，学习的过程中也慢慢体会到verilog的妙用，原来一小段语言就能完成复杂的原理图设计，而且语言的移植性可 *** 作性比原理图设计强很多。

1)看代码，建模型

2)组合逻辑中的if...else...与case

3)用数学思维来简化设计逻辑

4)时钟与触发器的关系

5)关于IP核和乒乓 *** 作的那点事

最后简单说一下体会吧，归结起来就多实践、多思考、多问。实践出真知，看100遍别人的方案不如自己去实践一下。实践的动力一方面来自兴趣，一方面来自压力，我个人觉得后者更重要。有需求会容易形成压力，也就是说最好能在实际的项目开发中锻炼，而不是为了学习而学习。在实世空升践的过程中要多思考，多想想问题出现的原因，问题解决后要多问几个为什么，这也是经验积累的过程，如果有写项目日志的习惯更好，把问题及原亏中因、解决的办法都写进去。最后还要多问，遇到问题思索后还得不到解决就要问了，毕竟个人的力量是有限的，问同学同事，问搜索引擎，问网友，都可以，一篇文章、朋友们的点拨都可能帮助自己快速解决问题。

在配置芯片外接一片MCU,网上也有MCU写哗戚配置芯片的程序,最好先用一片别的EEP把要配置的程序保存下来,然后再从EEP读后写道配置芯片里,然后把FPGA的复位引脚复位一下,就完成在线升级了乱做陵,不过中间要做好防止掉电和其他保证及手段.我们现在做的就是MCU在接收配置程序时把FPGA复位掉,然后进行配胡老置,防止FPGA的中断或者信号什么的影响.

---