简述VHDL语言基本结构

VHDL语言的基本结构

VHDL语言通常包括库说明、实体说明、结构体说明3个部分。

library ieee

use ieee.std_logic_1164.all--库说明

entity dff1 is

port(clk,d:in std_logic

q:out std_logic)

end dff1 --实体说明

architecture rtl of dff1 is

begin

process(clk)

begin

if(clk'event and clk='1')then

q<=d

end if

end process

end rtl --结构体说明

VHDL提供5个库，IEEE库，STD库,VITAL库，自定义库和WORK库

IEEE库包含的常用程序包有：

std_logic_1164：常用数据类型（其中有std_logic、std_logic_vector数据类型）和函数的定义、各种类型转换 函滚皮数及逻辑运算。

std_logic_arith：它在std_logic_1164的基础上定义了无符段让号数unsigned、有符号数signed数据类型并为其定义了相应的算术运算、比较，无符号数unsigned、有符号数signed及整数integer之间转换函数。

std_logic_unsigned和std_logic_signed：定义了integer数据类型和std_logic及std_logic_vector数据类型混合运算的运算符，并定义了一个由std_logic_vector型到integer型的转换函数。其中std_logic_signed中定义的运算符是有符号数运算符。

STD库是标准库，包含两个程序包：

standard：定义了基本数据类型、子类型和函数及各种类型的转换函数等。

textio文本程序包：定义了支持文本文件 *** 作的许多类型和子程序等。在使用textio程序包之前，需要先写上use语句use std.txtio.all。

VITAL库：使用VITAL可以提高门级时序仿真的精度，一般在VHDL语言程序进行仿真时使用。主要包含两个程序包。

VITAL_timing：时序仿真包

VITAL_primitives：基本单元程序包

WORK库，是现行的工作库，设计人员设计的VHDL语言程序的编译结果不需任何说明，都将存放在WORK库中。WORK库可以是设计者个人使用，也可提供给设计组多人使用。

库说明的语法结构

library 库名；

use 库名.程序包名.项目名；

###########################################################################################

实体说明

实体的电路意义相当于器件，在电路原理图上相当于握备局元件符号，他是完整的、独立的语言模块

实体说明语句的语法：

entity 实体名 is

port（端口1： 端口方式1 端口类型1；

端口2： 端口方式2 端口类型2；......）；

end 实体名

端口方式有五种：

in 输入类型 信号从该端口进入实体

out 输出类型 信号从实体内部经该端口输出

inout 输入输出类型 信号既可以从该端口输入也可以输出

buffer 缓冲型 与out类似但在结构体内部可以作反馈

linkage 无制定方向，可以与任何方向的信号连接

############################################################################################

结构体说明

结构体会给模块的具体实现，指定输入与输出之间的行为。

结构体语法如下：

architecture 结构体名称 of 实体名 is

结构体说明部分；

begin

结构体并行语句部分；

end 结构体名称；

结构体说明：对结构体内部所使用的信号、常数、数据类型和函数进行定义。

结构体并行语句：具体确定各个输入、输出之间的关系，描述了结构体的行为，是一组并行处理语句。

结构体对实体的输入输出关系可以用3中方式进行描述，即行为描述（基本设计单元的数学模型描述）、寄存器传输描述（数据流描述）、和结构描述（逻辑元器件连接描述）。不同的描述方式，只体现在描述语句上，而框架是完全一样的

AHDL程序包括包括VHDL-A、MAST、MHDL等。

1、VHDL-A

VHDL-A是VHDL的扩展，它以VHDL’93为基础。在其中加入了支持模拟描述及数/模混合描述的语言结构，其数字部分与VHDL’93兼容,可以描述和模拟数字、模拟及数/模混合电路，暂不支持模拟综合，描述独立于模拟器。

2、MAST

在MAST语言中，template是基本的模型单元，代表一个硬件模块，可描述设计中的一个元件、几个元件的组合或整个设计。所描述的模型可用Saber模拟器进行模拟。

扩展资料：

随着AHDL在不同设计阶段的发展和改革,它必亏销需满足大量应用领域的模型需求，一种易于理解的、包含丰富的语言必需能提供模型结构来描述不同设计阶段的设计。

AHDL应满足以下要求：

·支持物理和非物理定律的描述

·允许不同学科(电、机械、热、光等)采用同一语言进行描述

·支持连续和离散的时间描述

·支持层次描述

·支持行为(方程)和结构描述

·可模拟、综销锋游合基敬和测试

·易于集成进现存的工具中

参考资料：百度百科-模拟硬件描述语言

---