siumlink中三相锁相环PLL的输入怎么实现

锁相环路是一种反馈电路，锁相环的英文全称是Phase-Locked Loop,简称PLL。其作用是使得电路上的时钟和某一外部时钟的相位同步。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压 的相位被锁住，这就是锁相环名称的由来

在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。因此，所有板卡上各自的本地 80MHz和20MHz时基的相位都是同步的，从而采样时钟也是同步的。因为每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。锁相环路是一个相位反馈自动控制系统。它由以下三个基本部件组成：鉴相器（PD）、环路滤波器（LPF）和压控振荡器（VCO）。

锁相环的工作原理：

1. 压控振荡器的输出经过采集并分频；

2. 和基准信号同时输入鉴相器；

3. 鉴相器通过比较上述两个信号的频率差，然后输出一个直流脉冲电压；

4. 控制VCO，使它的频率改变；

5. 这样经过一个很短的时间，VCO 的输出就会稳定于某一期望值。

锁相环可用来实现输出和输入两个信号之间的相位同步。当没有基准（参考）输入信号时，环路滤波器的输出为零（或为某一固定值）。这时，压控振荡器按其固有频率fv进行自由振荡。当有频率为fR的参考信号输入时，uR 和uv同时加到鉴相器进行鉴相。如果fR和fv相差不大，鉴相器对uR和uv进行鉴相的结果，输出一个与uR和uv的相位差成正比的误差电压ud，再经过环路滤波器滤去ud中的高频成分，输出一个控制电压uc，uc将使压控振荡器的频率fv（和相位）发生变化，朝着参考输入信号的频率靠拢，最后使fv= fR，环路锁定。环路一旦进入锁定状态后，压控振荡器的输出信号与环路的输入信号（参考信号）之间只有一个固定的稳态相位差，而没有频差存在。这时我们就称环路已被锁定。

环路的锁定状态是对输入信号的频率和相位不变而言的，若环路输入的是频率和相位不断变化的信号，而且环路能使压控振荡器的频率和相位不断地跟踪输入信号的频率和相位变化，则这时环路所处的状态称为跟踪状态。

实现软件锁相环技术的方法很多，如指针归零同时调频调相[1]、多周期调节锁相原理[2]等。上述方法、

法利用dsp的捕获单元，对单相电压的过零点进行捕获，只能在电压过零点时，对相位进行校正。若在一个周期内相位发生变化，就不具有对电压相位的实时控制能力，且需使用两个捕获单元和3个定时器。提出一种基于tms320f2812[3]的三相软件锁相环实现方法，该方法模拟硬件锁相实现原理，利用pi调节器输出的误差角频率与tms320f2812定时器计数值的对应关系产生定时器周期中断，在中断程序中加固定角度，从而取代软件锁相复杂的积分环

---