RTL与HLS强强联合打造FPGA新开发之路副标题-FPGA高层次综合HLS(一)-ViTIs HLS介绍ViTIs HLS介绍及工作流程高层次综合（High-level Synthesis）简称HL

目录 一、简介 二、安装jtag  三、vitis HLS 1.创建工程          2.软件设计 3.编译 ①C Simulation（C 语言仿真） ②C Synthesis （C 语言综合）   ③Co-Simulation（协

*** 作系统：Ubuntu 18.04.4 LTS命令lsb_release -a安装ViTIs在线安装网速很慢，离线下载安装包，Xilinx_ViTIs_2019.2_1106_2127.tar 30.

这里写自定义目录标题我的安装环境安装过程在VMware中安装ubuntu 16.04安装ViTIs AI几个常见的docker指令我的安装环境windows 10VMware 15.5ViTIs AI

本篇文章来自赛灵思高级工具产品应用工程师 Hong Han在ViTIs 统一软件平台中使用v++ -link命令，可以把各种类型Kernel(C, C++, OpenCL™ C, 以及 RTL)的对象

赛灵思（Xilinx）宣布推出 ViTIs统一软件平台，据称可以让包括软件工程师和 AI 科学家在内的广大开发者都能受益于硬件灵活应变的优势。该软件平台历经五年、投入总计 1000 个人工年而打造，V

ViTIs统一软件平台于2019年10月发布，是赛灵思最新统一软件平台，支持包括软件工程师和人工智能科学家在内的广泛开发人员，无需用户深入掌握硬件专业知识，就可以从硬件的灵活性与高性能中受益。同时，支

作者：郭冰清AMD 软件与 AI 产品市场经理作为广受青睐的 AI 加速开发平台，ViTIs AI 已发布全新版本，并于 6 月 15 日正式推出。我们一直期待 AI 在不同的工作负载和器件平台上发挥

前言 Vitis HLS，可以通过它，用C和C++建立和封装一个IP核，从Vivado 2021的版本开始内置，用于替代Vivado HLS，由于它太新了，网上有关教程很少（2020的版本还是Vivado HLS），所以这个系列的文章，用于