1 引言随着电子系统的不断发展，芯片间以及板间的数据传输需求也在不断增长，传统的单端并行数据传输模式早已不能满足现在高带宽应用的要求。USB 3.0、SATA 3.0、PCI-E 2.0等新串行规范的

引言随着USB 3.0、SATA 3.0、PCI-E 2.0等新串行规范的发布以及更高速的串并并串转换单元(SERDES)芯片的推出引起了业界对高速差分串行数据传输的无限憧憬。为了解决下一代无线通信

利用新的逻辑构造（在里面你可以实现诸如计数器、累加器和RAMROM存储）和可用的硬IP模块、存储器DSP（经最优化以运行在高达550MHz的时钟速率），Virtex-5 FPGA无疑是针对高性能设计

VirtexTM-5系列产品的推出，使得Xilinx公司再一次成为向FPGA客户提供新技术和能力的主导力量。过渡至65纳米工艺的FPGA具备采用更小尺寸工艺所带来的传统优势：低成本、高性能和更强的逻辑

本文探讨在Virtex-5 FPGA中实现设计的一些难题，然后用一个项目作为示范来详解充分利用其功能集的技法。设计过程包括几个步骤，从针对应用选择适合的Virtex-5开始。为便于本文叙述，我们假定I

半导体工业的最主要特征是工艺不断进步，平均每隔几年就要升级一次，带动功耗和成本不断下降，性能不断提升。从180nm到130nm，再到90nm、65nm和45nm，这些略显枯燥的数字使我们的生活正在加速

随着技术研究与提案工作的进行，基站系统的研发也已经开始。本文研究工作依托于国家“863”计划Gbps 无线传输关键技术与试验系统研究开发项目，研制面向LTE-A、IMT-Advanced等未来移动通信

功能强大的可编程逻辑平台使得Prisma Engineering公司能够针对所有蜂窝网络提供可重配置无线测试设备。长期演进(LTE)是移动宽带的最3GPP标准，它打破了现有蜂窝网络的固有模式。LTE与

引言本文探讨在Virtex-5 FPGA中实现设计的一些难题，然后用一个项目作为示范来详解充分利用其功能集的技法。设计过程包括几个步骤，从针对应用选择适合的Virtex-5开始。为便于本文叙述，我们

早期的 DSP 设计人员发现，可将一种可再编程的门海用于数字信号处理。如果把内置到 FPGA 架构中的乘法器、加法器和累加单元结合起来，就可以利用大规模并行计算实现有效的滤波器算法。在未加工频率性能方

Opal Kelly推出基于Virtex-5的USB集成模块自 2004 年成立以来，Opal Kelly 就一直致力于推出基于赛灵思 FPGA的 USB 模块，以帮助设计团队开发 USB 系统、原型