关键词： 海思 , 麒麟99012月25日华为董事长梁华在媒体交流会上提到，2019年上半年，华为将发布搭载5G芯片的5G智能手机，并将在下半年实现规模商用。梁华还同步了最近华为5G业务在全球的进展。

CriTIcal Link公司的某客户需要针对多个应用开发一个扩频无线电收发器。该客户已经开发出一套算法，准备用于对信号进行调制和解调，但他们却缺少构建完整系统的资源和专业知识。客户希望利用软件定义无

这里提到的局部重配置技术（ParTIal ReconfiguraTIon） 是现场可编程门阵列（呵呵，就是FPGA了） 器件中的一部分。指的是在FPGA其他部分还在正常运行的情况下对其局部进行的重新配

该文章的硬件平台是：ZC702（XC7Z020-1CLG484CES ）。所用软件包括：PlanAhead、Xilinx Platform Studio、Xilinx Software Develop

前面的博文中已经提到了基于Sigma-Delta ADC采样的数据采集系统，并详细说了Sinc3抽样滤波器的设计方法，在有详细介绍。后来将前面的ADC也做了PCB板，这样就构成了一个完整的基于FPGA

所有的Commandline都可以在ISE的help->User Manuals里查到，在User Manuals中XST User Guide -------关于XST的命令单独在这个文档里；Com

多核处理器+FPGA的组合并不新奇。业界关注Elixent等公司的单核处理器+FPGA结构已近10年，Elixent由惠普实验室分出，随后被松下收购。还有些其它例子，Xilinx就一直在提供Power

低压差分传送技术是基于低压差分信号(Low Volt-agc DifferenTIal signaling)的传送技术，从一个电路板系统内的高速信号传送到不同电路系统之间的快速数据传送都可以应用低压差

赛灵思（Xilinx）公司FPGA器件的高速串行收发器类别如下：GTP for Virtex-5 devices;GTX for Virtex-6 LXT and SXT devices;GTH fo

可以定义移位长度的移位寄存器。就是用一个lut可以实现16位的移位寄存器。SRL16 的是 16bit移位寄存器查找表16-Bit Shift Register Look-Up-Table (

以下是一个在设计中常犯的错误列表这些错误常使得你的设计不可靠或速度较慢为了提高你的设计性能和提高速度的可靠性你必须确定你的设计通过所有的这些检查 。可靠性为时钟信号选用全局时钟缓冲器BUFG不选用全局

DCM:即 Digital Clock Manager 数字时钟管理，关于DCM的作用： 顾名思义DCM的作用就是管理，掌控时钟的专用模块。能完成分频，倍频，去skew，相移等功能。关于DCM的结构＆

FPGA设计中的约束文件有3类：用户设计文件（.UCF文件）、网表约束文件（.NCF文件）以及物理约束文件（.PCF文件），可以完成时序约束、管脚约束以及区域约束。3类约束文件的关系为：用户在设计输入

这是一个在设计中常犯的错误列表这些错误常使得你的设计不可靠或速度较慢为了提高你的设计性能和提高速度的可靠性你必须确定你的设计通过所有的这些检查 。可靠性为时钟信号选用全局时钟缓冲器BUFG？ 不选用全

用了半个多月的ISE，几乎全是自学起来的，碰到了很多很多让人DT好久的小问题，百度也百不到，后来还是都解决了，为了尽量方便以后的刚学ISE的童鞋不再因为一些小问题而纠结，把这几天的经验总结了一下。好了

最近自己做了一块FPGA板子，不慎将PROM的两根引脚连错，导致在配置时无法正确识别PROM的型号，颠三倒四地排除了一个星期问题最终幸运解决。之后感叹自己实在是不小心，导致如此低级错误，不过排错过程倒

基于FPGA的低成本MIPI接口，专门针对视频显示器和摄像头的。设计嵌入式系统DSI和CSI-2视频接口的用户现在即可采用低成本MIPI接口赛灵思公司（Xilinx, Inc. (NASDAQ:XLN

PLDA集团的990美元XpressK7 PCIe板卡，为系统设计师提供了一个基于赛灵思Kintex-7 FPGA设计或硬件原型的快速部署方法。这个主板支持1代、2代和3代PCIe，同时带有一个端点卡

赛灵思(Xilinx)推出首款支持OpenC++L的开发工具。现场可编程门阵列(FPGA)厂商正积极推出可支持OpenCL设计工具的新一代解决方案，期能协助FPGA深入到主流异质架构运算领域，并加速软