【导读】大家好，由是德科技与上海集成电路技术与产业促进中心（上海ICC）联合执笔的芯片测试系列与大家见面了，本期内容将聚焦于MIPI D-PHY测试，其中的内容汇集了双方诸位资深工程师的一手经验，摘要

今天讲一个很简单也很常用的IC测试技术-NAND Tree。这个技术主要用来测试芯片的管脚IO Pin和芯片的PAD之间的连接是否有问题。测试的方法简单来说是：在所有的Pin和PAD连接中引入NAN

介绍了一种标准芯片单元可连通性的检测方法，可以有效检测标准芯片单元的可连通性，在布局布线阶段之前，改进标准单元的版图，或者增加布局布线的约束条件，从而保证标准芯片单元的设计对布局布线的友好性。通过对标

2016 年 6 月 1 日，北京――是德科技公司（NYSE：KEYS）今日出席第一届全球5G大会，并在大会现场就测试、测量技术做了主旨发言。本次5G大会是中国IMT-2020(5G)为推进5G创新，

小数分频频率合成器在测试时必须外接一个环路滤波器电路与压控振荡器才能构成一个完整的锁相环电路。其外围电路中环路滤波器的设计好坏将直接影响到芯片的性能测试。以ADF4153小数分频频率合成器为例，研究了

随着半导体制程技术的不断缩小，以及消费者对于终端产品的差异化以及质量的要求，另外快速的上市时间，这些都导致芯片公司所面临的挑战越来越多。而且在芯片设计，流片，制造，封装，测试等一系列过程中，每个环节都

近半年来，由于晶圆代工制程的竞争愈演愈烈，也使得上游的EDA（电子设计自动化）与IP（硅智财）业者，必须与晶圆代工业者有更为深入的合作，就各自的专长彼此互补，以形成完整的生态体系，来满足广大的Fabl

在纳米设计时代，可制造性设计（DFM）方法在提高良率方面中已经占据了中心地位。为了实现更高的良率，人们在初始设计和制造过程本身采用了各种技术。由于采用了DFM规则，验证这些技术的有效性就至关重要。新的

近年来对芯片的高速数据处理的要求，使得许多芯片内部都已经搭载了高速IF的功能。但是，也正是由于它的高速性能造成芯片的测试变得非常的困难。对这类高速IF芯片的初期评价阶段，一般采用的是多种计测器的综合评

利用EDA工具提高系统级芯片测试的效率高度复杂的SoC设计正面临着高可靠性、高质量、低成本以及更短的产品上市周期等日益严峻的挑战。可测性设计通过提高电路的可测试性，从而保证芯片的高质量生产和制造。借

伦敦2021年8月6日 美通社 -- 在全球半导体市场规模不断增长，新能源汽车需求不断释放、5G智能手机以及终端电子产品逐步放量等利好因素支撑下，半导体行业推动封测环节持续向好。同时，随着大批新建

7月20日15:00，《测试那些事儿》系列直播第二期——万物互联时代，IoT测试如何帮助企业降本增效如约开播。直播间气氛轻松活跃，讨论热烈，人气高涨、圈粉无数。下面为大家带来新鲜出炉的内容总结图文回顾

做芯片是一个复杂的系统工程。涉及到了数字、模拟、SRAM、仿真、验证、物理设计，但也还仅限于芯片设计的范畴，并且不包括其它重要的芯片设计工作，比如处理器架构、各种算法的加速、以及比较特殊的射频、固态存