高度可编程时钟发生器和抖动衰减器 IC （集成电路），特点是亚 200fs 的相位噪声，使得设计约束放宽而且系统总成本降低加利福尼亚州圣何塞，2017 年 6 月 27 日 – Integrated

评估和设计支持电路评估板AD9139ADL5375评估板（AD9139-DUAL-EBZ）数字模式发生器评估板（AD-DPG3）设计和集成文件原理图、布局文件、物料清单、软件电路功能与优势图1所示的

时钟IC改善通信基础设施时序信号链的性能-- AD9553AD9553时钟发生器提供引脚编程模式和可定制的 SPI 编程模式，有利于 GPON、OC-48光纤网络和无线通信基础设施设备的设计。-- A

系统设计师通常侧重于为应用选择最合适的数据转换器，在向数据转换器提供输入的时钟发生器件的选择上往往少有考虑。然而，如果不慎重考虑时钟发生器、相位噪声和抖动性能，数据转换器、动态范围和线性度性能可能受到

2015年10月12日，北京讯 日前，德州仪器（TI）宣布推出全新系列的时钟发生器，此次推出的产品可提供100飞秒（fs）的超低抖动以及灵活独特的引脚控制选项。与传统的参考时钟解决方案相比，此次推出的

2015年7月29日 – 贸泽电子 （Mouser Electronics） 即日起开始分销Integrated Device Technology （IDT） 推出的9FGL PCI Express

-互补的产品组合简化了5G无线、传输和接入网络中IEEE 1588时间同步的应用-德克萨斯州奥斯汀市 – 2019年10月21日 – Silicon Labs（亦称“芯科科技”，NASDAQ：SLAB

致力于提供低功耗、高安全性、高可靠性以及高性能半导体技术产品的领先供应商美高森美公司（Microsemi CorporaTIon，纽约纳斯达克交易所代号：MSCC） 宣布推出六款新型多输出、任意速率时

Pericom今日宣布：推出一项全新的HiFlex时钟发生器产品系列，该系列产品可提供多频率输出，同时具有超低噪声（抖动）、高集成度及高灵活性的特点，完美地适用于网络、云计算和其他需要多频率及输出的高

摘要：降低电磁干扰(EMI)是电子系统设计人员需要考虑的一个重要因素，扩频时钟(CLK)为降低EMI提供了一个有效途径。本文给出了扩频CLK的定义和估算EMI抑制性能的简单公式。所提供的公式经过Max

摘要：与典型的“本地”时钟方案相比，集成的多输出时钟发生器有许多优势。本文探讨了集中时钟发生器(如MAX9489和MAX9471)的优点，如：降低系统成本、良好的信号完整性、抑制干扰等，还给出了电路板

引言DP(DisplayPort)接口标准旨在寻求代替计算机的数字视频接口DVI、LCD显示器的低压差分信号LVDS(Low Voltage DifferenTIal Signal)。DP利用目前交流

电路板布局布线需要遵循的原则如下：(1) 在元器件的布局方面，应该把相互有关的元件尽量放得靠近一些，例如，时钟发生器、晶振、CPU的时钟输入端都易产生噪声，在放置的时候应把它们靠近些。对于那些易产生噪

DS1091L是一款低成本的时钟发生器，输出频率由工厂预置到130kHz至66.6MHz，标称精度为±0.25%。器件可产生中心抖动或降频抖动扩频输出，具有引脚可选的抖动幅度和抖动速率。DS1091L

Abstract: This applicaTIon note describes how to use a margining oscillator for applicaTIons that re

FemtoClock2产品家族时钟产品具备业界超低功耗和超低75fs抖动，可简化设计。全球半导体解决方案供应商瑞萨电子集团（TSE：6723）今日宣布，面向数据中心、服务器和网络基础设施领域推出抖动低

随着数据转换器的速度和分辨率不断提升，对具有更低相位噪声的更高频率采样时钟源的需求也在不断增长。时钟输入面临的积分相位噪声（抖动）是设计师在设计蜂窝基站、军用雷达系统和要求高速和高性能时钟信号的其他设

随着技术的发展，数字信号的时钟频率越来越高，电路系统对于信号的建立、保持时间、时钟抖动等要素提出越来越高的要求。EMI，即电磁干扰，是指电路系统通过传导或者辐射的方式，对于周边电路系统产生的影响。EM

现在汽车电子产品的发展比以往任何时候都快，特别是在各制造商都在将功能丰富的信息娱乐系统和高级驾驶辅助系统（ADAS）导入到产品线，并同时开发全自动驾驶汽车的时候。先进的半导体技术有助于这些新型汽车系统