引言：晶振是数字电路设计中非常重要的器件，时钟的相位噪声、频率稳定性等特性对产品性能影响很大。本文基于可编程晶振SI570，就Xilinx FPGA收发器输入参考时钟的硬件设计及FPGA软件设计给出设

在做FPGA的开发过程中经常会使用到移位寄存器，一般我们使用移位寄存器的目的都是为了将某个信号进行打拍，使得时序符合我们的需求。最常见的一种打拍方法就是在process过程语句中对信号进行移位（在ve

配置电路FPGA配置方式灵活多样，根据芯片是否能够自己主动加载配置数据分为主模式、从模式以及JTAG模式。典型的主模式都是加载片外非易失( 断电不丢数据) 性存储器中的配置比特流，配置所需的时钟信号(

FFT（快速傅里叶变换）作为数字信号处理的核心算法具有重要的研究价值，可应用于傅里叶变换所能涉及的任何领域，如图像处理、音频编码、频谱分析、雷达信号脉冲压缩等数字信号处理领域。FFT的鲜明特征之一是计

设计中存储资源的使用不同的用户可能需要不同容量的RAM来构建他们的特定应用。所以FGPA底层的RAM基块大小就是一个有意思的话题。如果太大，则不够灵活，难以满足小容量的应用，当然可以直接用大容量RAM

一、AMD-Xilinx FPGA供电电源种类在硬件设计电路中，根据芯片功能复杂度，可编程芯片一般都需要不止一种供电电源来驱动芯片内部的不同功能块，而FPGA具备逻辑可编程、编程灵活度更高、高集成度等

The Zynq®-7000 All Programmable SoCs are available in -3, -2, and -1 speed grades, with -3 having th

当今时代，嵌入式系统已经无所不在，与人们的日常生活息息相关。嵌入式系统以微处理器为核心，以计算机技术为基础，其主要特征是实时性强。据统计，目前世界上微处理器每年生产总量的95 %以上都是面向嵌入式系统

用于共享工具命令语言脚本的开源库已发布在GitHub.com上。在过去五年里，赛灵思把战略重点放在设计方法和工具上，通过提供业界最先进、最全面的开发环境，解决生产力问题，加快设计周期，促使产品更快上市

新型 RFSoC 能将功耗和封装尺寸减少50-75%，对高效部署 5G 大规模 MIMO 和毫米波无线回传至关重要。简介随着通信行业逐渐向 5G 标准靠拢,移动设备制造商十分钟情于技术试验和概念验证测

背景：在过去的25年中，Bittware团队已经设计并成功实现了很多关于高端信号处理、网络工作处理以及高性能计算的板级解决方案，同时，这些解决方案的实现不仅可以显著减少技术风险，还可以大大减少OEM客

2016年9月28日，北京—All Programmable 技术和器件的全球领先企业赛灵思公司（Xilinx， Inc. （NASDAQ:XLNX））宣布，为包括嵌入式视觉和工业物联网等在内的广泛应

本文通过一个简单的例子，介绍Vivado 下的仿真过程。主要参考了miz702的教程，同时也参考了Xilinx的ug937,  xapp199.。我的软件平台是Vivado 2015.4, 硬件平台是

Xen Project Hypervisor为阿里云提供原动力；该项目在中国的应用和增长继续保持强劲势头Linux基金会旗下的Xen Project今天发布Xen Project Hypervisor

2015年5月27日，中国北京 - All Programmable 技术和器件的全球领先企业赛灵思公司（Xilinx， Inc. （NASDAQ:XLNX））今天宣布推出面向OpenC++L™、C和

2015年2月16日， 中国北京——赛灵思携手30多家联盟计划成员将在2015年嵌入式世界大会（Embedded World 2015）上展示Zynq®全可编程SoC。赛灵思将通过一系列演讲和演示全面

一. 概述Xilinx FPGA有三种可以用来做片上存储（RAM,ROM等等）的资源，第一个就是Flip Flop；第二种就是SLICEM里面LUT；第三种就是Block RAMs资源。在用Vivad

在远程更新的时候，有时候需要双镜像来保护设计的稳定性。在进行更新设计的时候，只更新一个镜像，另一个镜像在部署之前就测试过没问题并不再更新。当更新出错时，通过不被更新的镜像进行一些 *** 作，可以将更新失败的

从Vivado开始，配置GTX的时候，多了一个SATA协议支持，但有些小地方还需要自己另外设置。整理了一下，分享给大家。首先打开Transceivers wizard：打开页签，线速率和参考时钟选择，