其实光刻机之所以这么难造，就是因为光刻技术实在是太复杂了，不仅需要顶尖的光源条件，还对精度有着近乎苛刻的要求。目前，全球光刻技术市场基本上被美日两国垄断了，而我们国内正在努力攻克其中的技术难点。
那么光刻到底是一项怎样的工作呢？为什么能难倒这么多国家？大家都知道，芯片的衬底是半导体晶圆，而光刻就是在晶圆上制备芯片的第一步。在光刻过程中，有一项非常重要的材料，名为光掩膜，没有它也就无法将集成电路刻画在晶圆上。
而且光掩膜也有高中低端的层次之分，通过高端光掩膜生产出的芯片更加先进，而低端的就只能用于生产普通芯片了。显然，高端光掩膜也是各个国家青睐的对象，但是这种材料的制备难度非常高，如果精度达不到要求，那么想要突破绝非易事！
就目前的情况来看，国内在光掩膜市场还对国外进口存在一定的依赖，但是随着中科院的突破，这种依赖正在慢慢减轻，以后将会彻底消失。那么如今国内的光刻技术到底达到了何种水平呢？
在讨论这个问题之前，我们先来看看中科院传出的消息，它被很多人过分甚至是错误解读了。今年7月份，中科院发表了一篇论文，研究内容是5nm光刻制备技术，而大部分人都以为这标志着中科院突破到了最先进的5nm极紫外光刻技术。
但是事实却并非如此，据后来该论文的通讯作者刘前在接受媒体采访时表示，中科院研究的5nm光刻制备技术针对的是光掩膜的生产，而不是光刻机用到的极紫外光。也就是说，中科院发表论文不等同于国产光刻机技术达到了5nm水平。
对此，很多国人都在想，难道国产5nm光刻技术不存在？从某种意义上来说，现在这个问题的答案是肯定的，国产5nm确实还遥遥无期。此外，中科院紧急辟谣：5nm光刻技术根本不现实，国产水平只有180nm！
从5nm一下子掉到180nm，这个落差让很多人都接受不了。但需要知道的是，180nm才是国产光刻机技术的真实水平，就算不愿意承认，也必须得面对。如果连自身的不足之处都无法面对，那么何谈攻克技术难题？何谈突破？
毫无疑问，180nm还处于比较落后的状态，这也是国产芯片迟迟无法崛起的主要原因。光刻技术作为光刻机的核心动力，我们国内肯定不会轻易放弃，现在是180nm不代表以后也是180nm，现在无法突破到5nm也不代表以后突破不了！
所以说，我们应该对国产技术和半导体芯片充满信心，只有相信自己，才能不断地自我突破。而且最近一段时间，国内传来了很多好消息，光刻技术也不急于一时。
举个简单的例子，华为旗下的海思半导体正在转型为IDM模式的企业，不仅要掌握芯片设计技术，还准备进军芯片制造市场，成为像三星那样的巨头。此外，华为也宣布了全面布局光刻机的决定，有了它的加入，国产光刻技术将迎来更大的希望！
一项技术就算再难也有一定的限度，但是科研人员的智慧是无限的，所以在国内这么多科研工作者的共同努力下，再难的技术都会被攻克，光刻和光刻机也不例外。相信以后国内一定能实现技术崛起的目标，取得领先的地位！
对此，你们怎么看呢？欢迎留言和分享。
众所周知，全球制造芯片最厉害的当属台积电，目前已经是5nm，使用台积电5nm工艺术的苹果A14就已经发布了。但是对于我国来说，5nm显然是很遥远的存在。报道指出，目前我国在相关技术上的掌握其实还远远不够，芯片制造本身需要脚踏实地的试验和研究，虽然理论上不存在问题，但技术和经验往往是决定成功与否的最重要标准。此前中科院发布的相关技术完全可以说是5nm芯片的相关技术，但距离掌握芯片制造的全工业流程还远远不足。必须清楚的是，由于起步较晚，我国在芯片领域虽然紧赶慢赶，但目前还只有180nm工艺的水平。
从全球半导体的工艺制程来看，28nm以上算是成熟工艺，而14nm及以下都算是先进工艺，而7nm或以下工艺的芯片产能占了全球总产能的90%以上，目前基本上也就只有几款手机芯片才使用5nm工艺。而我们知道芯片制造需要几十上百种设备，几百道工序，非常复杂，同时芯片制造遵循短板理论，那就是最高工艺，取决于最落后的那一款，也就是最短的那一块“板子”。
虽然理由很多，但其实说白了还是时间的问题，Intel从起家都干了多少年了？当时1968年我们在干啥；三星（1978年）和台积电（1987年）入行也相对较早，而当时我们才刚刚从传统产业中挣脱出来，还在艰难地摸索适合中国发展的模式。
从目前的垄断情况看，没有个数年甚至十年以上可能都是做不到的，但中国的科研团队向来耐得住寂寞。在当前国家越发重视科研的大背景下，资金和人员的投入不断加大，对普通人来说可能无法忍受，但对年轻或者年长的科学家们而言，距离研究出结果不过是又一个“十年”而已。
我们在追赶，ASML的EUV 4nm制程曝光机设备据说已被允许卖给中国，标志着设备方面我们不再成为关键的研发瓶颈。但长远来看，如果国内现在最先进都是14nm，买了曝光机直接进入4nm制程，随着摩尔定律的突破，可能跳级的结果是带来严重的不适症状，也就是项目难产。所以第一条提到的技术时间积累储备、有长期的学习曲线方面，这将是一条很坚硬很坚难的山路，可能我们要好长时间才能实现真正赶超。
等到我国不依赖国外的设备、材料，尤其是光刻机，能制造出10nm以内的芯片出来，才是算是真正的崛起，这时候再进行赶超就没那困难了。
我们在 ExtremeTech 上讨论了很多半导体工艺节点，但是从技术上讲，我们并不经常提及什么是半导体工艺节点 。 随着 Intel 的 10nm 节点进入生产阶段，对于半导体工艺节点的困惑越来越多了，而且对于台积电和三星的技术是不是优于英特尔（以及如果拥有的优势，他们拥有多少优势），也打上了问号。
半导体工艺节点通常以数字命名，后跟纳米的缩写：32nm，22nm，14nm等。CPU 的任何功能与节点名称之间没有固定的客观联系。半导体工艺节点的命名方式也并非总是如此，在大约 1960s-1990s ，节点是根据门的长度来命名的。IEEE 的这张图显示了这种关系：
长期以来，栅极长度（晶体管栅极的长度）和半间距（芯片上两个相同特征，如栅级，之间的距离的一半）与过程节点名称相匹配，但最后一次是 1997年 。半间距又连续几代与节点名匹配，但在实际意义上两者并没有什么关系。实际上，特征尺寸和芯片实际上的样子匹配，已经是很长很长时间之前的事情了。
如果我们达到几何比例缩放要求以使节点名称和实际特征尺寸保持同步，那么六年前我们就该将生产线降至 1nm 以下（这怎么可能嘛）。我们用来表示每个新节点的数字只是代工厂为了宣传选取的数字。早在2010年，ITRS（国际半导体技术发展蓝图，稍后对此组织进行详细介绍）把在每个节点上应用的技术集称为“等效扩展”（而不是几何扩展）。当我们接近纳米级的极限时，宣传可能会开始使用埃而不是纳米，或者可能会使用小数点。当我开始在这个行业工作时，通常会看到记者提到微米而不是纳米的工艺节点，例如 0.18微米或 0.13微米，而不是 180nm 或 130nm。
半导体制造涉及大量的资本支出和大量的长期研究。从论文采用新技术到大规模商业化生产之间的平均时间间隔为10到15年。几十年前，半导体行业认识到，如果存在针对节点引入的通用路线图以及这些节点所针对的特征尺寸，这对每个电子工业的参与方都是有利的。这将允许生产线上的不同位置的厂商同时克服将新节点推向市场遇到的难题。多年来，ITRS（国际半导体技术路线图）一直在发布该行业的总体路线图。这些路线图长达15年之久，为半导体市场设定了总体目标。
ITRS于1998-2015年发布。从2013年至2014年，ITRS重组为ITRS 2.0，他们很快意识到传统的推进方法遇到了理论创新的瓶颈，新组织的任务目标是为大学、财团和行业研究人员提供“未来的主要参考方向，以激发技术各个领域的创新”，这个目标也要求新组织大幅扩展其覆盖范围和覆盖范围。ITRS就此宣布退休了，成立了一个新的组织，称为IRDS（国际设备和系统路线图），其研究的范围大得多，涉及更广泛的技术。
范围和重点的转移反映了整个代工行业正在发生的事情。我们停止将栅极长度或半间距与节点大小绑定的原因是，它们要么停止缩小，要么缩小的速率减慢。作为替代方案，公司已经集成了各种新技术和制造方法，从而继续进行节点缩放。在40 / 45nm，GF和TSMC等公司推出了浸没式光刻技术。在32nm处引入了双图案。后栅极制造是28nm的功能。FinFET是由Intel在22nm处引入的，而其他公司则是在14 / 16nm节点处引入的。
公司有时会在不同的时间推出功能。AMD和台积电推出了40 / 45nm浸没式光刻技术，但英特尔等到32nm才使用该技术，并选择首先推出双图案。GlobalFoundries和台积电开始在32 / 28nm使用更多的双图案。台积电在28nm处使用后栅极构造，而三星和GF使用先栅极技术。但是，随着进展变得越来越慢，我们已经看到公司更加依赖于营销，拥有更多定义的“节点”。像三星这样的公司，没有像以前一样瀑布式下降节点名字（90、65、45），而是给不同的工艺节点起了数字部分相同的名字：
我认为您可以吐槽该产品名称不明不白，因为除非您有清晰的图表，否则很难分辨哪些流程节点是早期节点的演变变体。
尽管节点名称不 依赖 于任何特征尺寸，并且某些特征尺寸已停止缩小，但半导体制造商仍在寻找改善关键指标的方法。这是真正的技术进步。但是，由于现在很难获得性能上的优势，并且更小的节点需要更长的开发时间，因此公司正在尝试更多所谓的改进实验。例如，三星正在准备比以前更多的节点名称。那是某种营销策略，而不是他们真的能做出来多么超前的改进。
因为英特尔10纳米制程的制造参数非常接近台积电和三星用于7纳米制程的值。下面的图表来自WikiChip，但它结合了英特尔10nm节点的已知功能尺寸和台积电和三星7nm节点的已知功能尺寸。如您所见，它们非常相似：
delta 14nm / delta 10nm列显示了每个公司从其上一个节点开始将特定功能缩小的程度。英特尔和三星的最小金属间距比台积电更严格，但是台积电的高密度SRAM单元比英特尔小，这可能反映了台湾代工厂的不同客户的需求。同时，三星的单元甚至比台积电的单元还要小。总体而言，英特尔的10nm工艺达到了许多关键指标，台积电和三星都将其称为7nm。
由于特定的设计目标，单个芯片可能仍具有偏离这些尺寸的功能。制造商提供的这些数字是给定节点上的典型预期实现方式，不一定与任何特定芯片完全匹配。
有人质疑英特尔的10nm +工艺（用于Ice Lake）在多大程度上达到了这些宣传的指标（我相信这些数字是针对Cannon Lake发布的）。的确，英特尔10纳米节点的预期规格可能会略有变化，但14纳米+也是14纳米的调整，10nm+肯定比14nm工艺有非常大的改进。英特尔已经表示，一定会把10nm工艺节点的晶体管密度相对14nm增加2.7倍作为目标，因此我们将推迟任何有关10nm +可能略有不同的猜测。
理解新流程节点的含义的最佳方法是将其视为总括性术语。当一家代工厂商谈论推出一个新的流程节点时，他们所说的其实是：
“我们创建了具有更小特征和更严格公差的新制造工艺。为了实现这一目标，我们集成了新的制造技术。我们将这组新的制造技术称为流程节点，因为我们想要一个总括的术语，向大众传递我们改进了某些具体的工艺参数。”
关于该主题还有其他问题吗？将它们放到下面，我会回答他们。
欢迎分享，转载请注明来源：内存溢出
微信扫一扫
支付宝扫一扫
评论列表（0条）