芯片nm工艺有什么区别？

一、芯片制造工艺

芯片的加工技术从传统的平面晶体管发展到立体晶体管，纳米技术使得芯片中的标准单元更小，增强运算效率、降低耗电量以满足轻薄的移动需求。

目前芯片芯片的制造工艺常常用90nm、65nm、40nm、 28nm、22nm、14nm来表示，目前已达到7nm。

这两个数字的究竟意义为何，指的又是哪个部位？而在缩小制程后又将来带来什么好处与难题？

以下将做简单的说明。纳米制程是什么，以提7nm为例，其制程是指在芯片中，线宽最小可以做到7nm的尺寸，7nm是什么概念，在数学上，1nm=0.000000001m。用尺量可以得知指甲的厚度约为0.0001m（0.1mm），也就是说试着把一片指甲的侧面切成10万条线，每条线就约等同于1nm，由此可略为想像得到1nm是何等的微小了。但是，制程并不能无限制的缩小，当我们将标 准单元缩小到20nm左右时，就会遇到量子物理中的问题，让标准单元有漏电的现象，

二、为什么要不断缩短尺寸

现在的CPU内集成了以亿为单位的晶体管，这种晶体管由源极、漏极和位于他们之间的栅极所组成，电流从源极流入漏极，栅极则起到控制电流通断的作用。 而所谓的XXnm其实指的是，CPU芯片上形成的互补氧化物金属半导体场效应晶体管栅极的宽度，也被称为栅长。栅长越短，则可以在相同尺则可以在相同尺寸的硅片上集成更多的晶体管。

缩短晶体管栅极的长度可以使CPU集成更多的晶体管或者有效减少晶体管的面积和功耗，并削减 CPU的硅片成本。

三、晶圆加工

对于晶圆的加工，全世界能做的厂家以及公司屈指可数，其中为我们很多人所知的莫过于台湾的台积电，作为全球纯晶圆代工行业的领头羊，目前也在不遗余力往3nm制程发展，甚至1nm，但是1nm是否已经是到底物理极限，漏电问题是否能够很好的解决，这很多的考验问题。

全球主要纯晶圆代工厂商有台积电（TSMC）、格罗方德（Global Foundries）、联电（UMC）和中芯国际（SMIC）等。

nm越少，工艺越好。

多少纳米指的是集成晶体管工艺的分辨率，如果是7nm的工艺，那么在芯片上，用制造晶体管的工艺画两根线，这两根线之间的距离最低只能做到7nm，再低就画不出来了，但并不意味着只能画最小7nm的结构，你可以画得比这个大。我们读书的时候，最先进的工艺才45nm，这个定义标准基本上还是对应得上的，后来工艺进步后出现了很多其他问题，比如蚀刻和离子注入时，在尺寸比较大的时候，基本上是和设计图上一样的，而到了尺寸越来越小的时候，你就会发现比如蚀刻得和光刻的会有点儿偏差啊，离子扩散的边缘不那么准确啊之类的问题，为了应付这些问题，又得回头修改设计和工艺，然后各种结构就未必和多少纳米工艺的名字对应得上了。

所谓的XX nm其实指的是，CPU上形成的互补氧化物金属半导体场效应晶体管栅极的宽度，也被称为栅长。

栅长越短，则可以在相同尺寸的硅片上集成更多的晶体管——Intel曾经宣称将栅长从130nm减小到90nm时，晶体管所占面积将减小一半；在芯片晶体管集成度相当的情况下，使用更先进的制造工艺，芯片的面积和功耗就越小，成本也越低。

芯片的制造工艺常常用90nm、65nm、40nm、28nm、22nm、14nm来表示。现在的CPU内集成了以亿为单位的晶体管，这种晶体管由源极、漏极和位于他们之间的栅极所组成，电流从源极流入漏极，栅极则起到控制电流通断的作用。

芯片越小，做的电子产品越精致。比方讲以前一个芯片要做一个火柴盒大小，那装这个火柴盒的手机或电脑设备的尺寸就很大；那如果把芯片做成跟指甲盖一样大小呢？那装这手机或电脑的设备就实现了超薄，更加美观大方。再比如以前火柴盒大小的芯片上只能放10亿个晶体管，而现在指甲盖大小的芯片上却可以放100亿个晶体管，那现在的芯片就比以前的芯片运算精度以及能效比会更好。纳米级的芯片就是讲芯片工艺体积的大小。数字越小，体积越精细， 科技 含量越高

nm是指芯片晶体元件的最小间隔，间隔越小元件密度越大，相同面积下算力越强；同时通过电流减小，发热减小功耗降低。

nm数字越低，芯片的功耗也会降低

越薄越省材料，越薄越省电 发热量越小

nm越小，芯片越小，性能越好。

纳米是长度单位，在这里表示芯片内联线的最小宽度。

当地时间8月6日，华为孟晚舟案已经结束引渡的“程序滥用”分支辩论，其实无论怎么样，只要华为不低头，放弃在5G方面的领先地位，美国就不会善罢甘休，我相信任正非先生也有这个准备，肯定会在别的方面有打算。

美国在5G方面对中国的打压，已经无所不用其极，前些时日，组织荷兰阿斯麦（AMSL）公司向中国出口EUV光刻机，也就是说，美国已经在两个方面对中国的5G进行打压，一是通过扣押孟晚舟来威胁华为放弃5G技术或者交出相关资料。另一方面，通过阻止中国获得加工工具，阻止中国在芯片制造技术上的进步。

科技 是解放和发展生产力，创造价值的极其重要的手段，甚至已经能引领未来的经济活动。为了利益，美国已经不再遮掩，连遮羞布都不要了。

5G技术咱们不多谈，聊一下光刻机到底是什么？

首先 了解一下什么是芯片？

芯片是一种微型的集成电路（integrated circuit）。就是在半导体晶片上把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连在一起。

芯片很小，要是把元件做得很小然后组装在晶片上，微 *** 作难度太大。因此，现在芯片使用的都是光刻工艺，是一种光学、化学工艺领域的技术。 光刻工艺包括硅片表面清洗烘干、涂底、旋涂光刻胶、软烘、对准曝光、后烘、显影、硬烘、刻蚀等工序。其中，如何精准曝光，关系到芯片刻蚀精确度，即关系到芯片的成功率。

芯片制作曝光需要紫外光源。而要做到纳米级的控制，需要极紫外光（EUV）。因此，现在芯片制作加工需要的光刻机，也叫极紫外光刻机（简称EUV）。

ASML是世界上最优秀的光刻机制造商，其光刻机精度最高能满足3nm芯片的生产需要，及其先进。这使得它几乎占据全球整个高端光刻机制造市场。

十四五规划中，国家下决心解决卡脖子技术，因此中国也在光刻机制造领域奋力追赶。目前从相关报道来看，中国武汉光电中心的研究已经突破9nm光刻技术，跟最高水平仍有较大的差距，不过由于是国家层面制定了战略规划，集中力量干这件大事，因此追上和超过应该是绝对有信心的。

你所说的这些尺寸，是半导体工艺中的特征尺寸。在数字电路中，晶体管的栅极走线是最细的，所以用栅极线宽来衡量每一代的水平。理论山，每一代之间本着0.7的比例进行缩小。Intel一直是秉承0.7比例的厂家。而世界第一大Fab——台积电（TSMC）和Intel相比，自90nm之后，会有一个过渡代。特征尺寸并没有行业标准，大家都是在朝更小的方向去做。在数字逻辑电路中，1nm的性能提升很有限。所以，TSMC的28nm工艺和Intel的32nm工艺是在同一代的，尽管28nm看似小于32nm。

另外，在半导体存储器领域，也有特征尺寸，并不是按照0.7的比例缩小的。而且Flash中的晶体管是浮栅管。所以，NAND Flash芯片的制程工艺可比CPU混乱多了。因为我们更关注Flash芯片的单位面积成本，所以哪怕缩小1nm，也能带来成本的下降。你所看见的19nm应该就是英特尔镁光（IMFT）或者SAMSUNG用在Flash芯片上的。

现在关于硅基CMOS数字电路的制程极限，认为在5nm左右。事实上，早在1、2年前，CMOS逻辑的制程发展就已经变得很困难了。目前Intel的Roadmap上，还是能看见9nm产品的计划的。

---