集成电路为什么在一个半导体wafer上，不怕整个wafer导通吗？

wafer本身不掺杂导电很弱吧。。。

需要隔离的地方会挖槽沉积二氧化硅的。。。Jalain(站内联系TA)集成电路做在一个wafer是为了有更好的电特性的一致性吧，在模电中貌似用集成电路的话会比单个元件之间的互联效果好的多，比如电压比较器很少用两个三极管的，做在一个集成电路中控制好了工艺才有较好的工作点。至于导电的问题，在不掺杂的情况下半导体的电阻率还是挺高的，而且集成电路实现功能的时候一般都是PN型之间配合，单个的wafer一般都是同一类型做衬底，然后通过一些工艺按要求往上沉积其他的类型（P+、N等），这样形成了结区，才能有整流或者放大的功能。sanlangustc(站内联系TA)半导体材料导电性介于导体与绝缘体之间，经过掺杂等工艺可以变成导体，以制备各种电子器件，如最基本的PN、MOS管等，形成复杂的具有各种功能的电路，这是使用半导体材料的独特特性，别的材料替代不了。至于器件间的隔离，半导体材料反应可以生成很好的绝缘体材料，如将Si氧化成SiO2，起到绝缘的作用，又或者通过沉积绝缘材料等，所以不用担心整个片子的导通问题。knightshui(站内联系TA)1.wafer的电阻较高，就算有漏电流也很小，可以不考虑。

2.设计者想了很多办法防止器件之间产生意外的较大的寄生漏电流，如隔离等。PANDALCD(站内联系TA)可以根据不同的需要制作很多WELL,在well之间可以用SiO2隔离，所以不会出现你所提到问题的！zaixw(站内联系TA)怕 所以一般的情况下 整块接地 不行就用阱隔离了kingdomzjx(站内联系TA)你的问题是关于集成电路的隔离的。

集成电路中多个器件制造在一个衬底上，如果不隔离是肯定连通了，因此需要做隔离工艺。

大致分为两类，一类为元器件之间自然隔离的；另一类是做隔离工艺实现隔离的，如pn结隔离、介质隔离。

材料的电阻率界于金属与绝缘材料之间的材料。

1.对于集成电路来讲，最底下的一层叫衬底（一般为P型半导体），是参与集成电路工作的。拿cmos工艺来讲，N沟道mos的p型衬底都是连在一起的，都是同一个衬底。一般的电路中的绝缘体，只是一个载体，它起到支撑和绝缘的作用。

2.集成电路是一些电子元器件加连线构成，没有绝缘体充当绝缘和支撑。它通过加反偏和其他的技术来实现隔离（如器件二极管、三极管、场效应管）。

3.材料的电阻率界于金属与绝缘材料之间的材料。这种材料在某个温度范围内随温度升高而增加电荷载流子的浓度，电阻率下降。做芯片可能是应为半导体一般是4价材质的原因吧，参杂后可得P型半导体与N型半导体，将P型半导体与N型半导体制作在同一块硅片上，在它们的交界面就形成PN结。

---