三星这颗超小型芯片，或将定义可穿戴设备的未来

提到三星旗下的智能设备芯片，许多朋友可能首先想到的是用于智能手机的Exynos 1080、Exynos2100，以及传闻中即将内置AMD RDNA2光追GPU的Exynos 2200。但实际上，相比于（至少到目前来说）产品力并不算十分出众的手机SoC，三星的Exynos家族在另外一个领域，反倒是至今都占据着技术和设计上的绝对领先地位。

而这，就是三星的Exynos智能可穿戴设备芯片家族。

Exynos的可穿戴芯片有多强呢？早在2018年，当时业界主流的高通Wear2500用的还是32位的Cortex-A7架构，制程也是古老的28nm时，同一年里三星推出了一款名为Exynos 9110的同类芯片。

Exynos 9110所使用的是三星自家的10nm制程，CPU基于64位的Cortex-A53架构打造。并且更为重要的是，相比于同期其他可穿戴芯片因为架构太老，不得不使用四核CPU设计以提升性能的做法，三星选择了新架构+双核的思路，因此不仅性能不差，而且还拥有了非常明显的功耗优势。

于是乎，在当时搭载其他可穿戴芯片的全智能手表续航表现普遍在一天左右，有的甚至还到不了的情况下，三星采用了Exynos 9110的全智能手表产品，续航却可以轻松达到三天甚至更久。

请注意，这还仅仅只是三星Exynos可穿戴芯片在三年前的水准而已。因为就在近日，三星方面又推出了新一代的可穿戴芯片——Exynos W920。而当我们将Exynos W920与当前市面上其他智能手表的最新芯片方案进行对比后，很快就意识到三星这一次又“绝杀”了竞品。

首先在基础的制程和架构方面，当前市面上最新的可穿戴硬件平台，高通骁龙Wear4100采用的是12nm的制程和四核Cortex-A53 CPU、单通道LPDDR3内存，以及Adreno 504 GPU。平心而论，骁龙Wear4100与此前的骁龙Wear2500/3100相比，已经算是一口气进步了5年（Wear3100基于2013年的骁龙400，Wear4100基于2018年的骁龙429）之多。

然而相比之下，Exynos W920使用的是5nm EUV制程、Cortex-A55 CPU、LPDDR4内存，以及ARM去年刚发布的Mali-G68 GPU。换而言之，单就架构和制程上，Exynos W920就领先了竞争对手至少两年的水准。

但是对于Exynos W920来说，它天生就不存在这个烦恼。一方面因为它采用了先进许多的半导体制程，配备了更省电的内存子系统；另一方面则是因为Exynos W920延续了前代的CPU设计思路，通过使用能效比更高的新架构CPU，就能仅用双核设计实现接近对手四核的性能，同时大幅降低功耗。

事实上，与自家的前代产品相比，Exynos W920的CPU性能可达上代的120%，GPU性能更是直接暴增到前代产品的1000%，可见先进架构与制程的威力之大。

Exynos W920集成的Cortex-M55，比OPPO用的Apollo 4S芯片架构（Cortex-M4）先进了三个世代

不止如此，在Exynos W920里三星甚至还专门设计了一颗基于Cortex-M55低功耗架构的协处理器核心。它的作用就是在智能手表处于息屏显示状态时，从主CPU手里“接管”运算任务。如此一来，基于Exynos W920的智能手表将无需内置辅助芯片，就能达到与其他使用了辅助芯片一样高、甚至是更高的息屏计算性能，同时还能有效简化设计，进一步降低产品的功耗和成本。

然而这还没有结束。事实上，Exynos W920还不只是本身的“内功”极其先进，它还采用了当前最新的扇出面板级封装 (FO-PLP)，将SoC、内存、电源管理芯片，以及eMMC闪存封装为了一整颗芯片。相比传统的、将不同部件分散焊接到PCB上的设计，Exynos W920的这一封装不仅实现了更短的布线、更高的系统整体性能，同时还能大幅节约智能可穿戴设备的电路板面积。而对于像智能手表这样内部“寸土寸金”的设备来说，更小面积的电路板也就意味着更多的空间可以用于容纳电池，从而进一步提升设备的续航能力。

当然，站在消费者的角度上来说，我们完全可以期待，Exynos W920将有助于三星在他们最新的智能手表上实现惊人的低功耗和长续航表现。同时，其极高的GPU性能，也意味着它将可以驱动比过去高得多分辨率的智能手表显示面板，从而有效改善智能手表的显示细腻度，甚至于实现某些特殊的高分辨率可穿戴设备设计——比如说一整块围绕手腕的柔性屏，显然并不是没有可能。

但是站在行业观察者的角度上来看，我们其实更想知道的是，为什么三星可以去积极地使用最新的制程、最新的架构、最新的封装方式，来制作他们的可穿戴设备芯片，而其他厂商却不能做到这一点呢？

我觉得你要先明确N型晶体和P型晶体的机理。

在N型半导体中的多数载流子是自由电子，少数载流子是空穴。

在P型半导体中的多数载流子是空穴，少数载流子是自由电子。

只有当这两种半导体接触在一起的点或面构成PN结，并形成阻挡层或接触电位差。

当PN结上施加正向电压时，也就是P接正电压，N接负电压，N中的自由电子像P中游动，与P中的空穴结合，此时，阻挡层变薄，电阻变小，可形成大电流。此时，PN结处于正向导通状态。

当PN结上施加反向电压时，也就是N接正电压，P接负电压，P中的自由电子会向N半导体游动，使P中的空穴更多，N中的自由电子也更多，阻挡层变厚，电阻变大，形成较小电流。基本处于截止状态。

我解释的不是很专业，是我自己的理解，希望你能明白。

前道主要是光刻、刻蚀机、清洗机、离子注入、化学机械平坦等。后道主要有打线、Bonder、FCB、BGA植球、检查、测试等。又分为湿制程和干制程。

湿制程主要是由液体参与的流程，如清洗、电镀等。干制程则与之相反，是没有液体的流程。其实半导体制程大部分是干制程。由于对Low-K材料的要求不断提高，仅仅进行单工程开发评估是不够的。为了达到总体最优化，还需要进行综合评估，以解决多步骤的问题。

扩展资料：

这部分工艺流程是为了在 Si 衬底上实现N型和P型场效应晶体管，与之相对应的是后道(back end of line，BEOL)工艺，后道实际上就是建立若干层的导电金属线，不同层金属线之间由柱状金属相连。

新的集成技术在晶圆衬底上也添加了很多新型功能材料，例如：后道(BEOL)的低介电常数(εr <2.4)绝缘材料，它是多孔的能有效降低后道金属线之间的电容。

参考资料来源：百度百科-后道工序

参考资料来源：百度百科-半导体

参考资料来源：百度百科-前道工艺

---