半导体为什么要进行final test

封测应该是两道工序：封装和测试。 封装是把电路（die）用塑料封起来，外部只留接触的pin脚。 测试，也叫FT（final test）区别于WS(wafer sorting),目的是最后出厂时保证你这个产品的性能满足设计要求的。

半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。半导体封测是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。

封装过程为：

来自晶圆前道工艺的晶圆通过划片工艺后，被切割为小的晶片，然后将切割好的晶片用胶水贴装到相应的基板（引线框架）架的小岛上，再利用超细的金属（金、锡、铜、铝）导线或者导电性树脂将晶片的接合焊盘连接到基板的相应引脚，并构成所要求的电路；然后再对独立的晶片用塑料外壳加以封装保护。

塑封之后，还要进行一系列 *** 作，如后固化、切筋和成型、电镀以及打印等工艺。封装完成后进行成品测试，通常经过入检、测试、和包装、等工序，最后入库出货。

典型的封装工艺流程为：划片 装片 键合 塑封 去飞边 电镀 打印 切筋和成型 外观检查 成品测试 包装出货。

扩展资料：

半导体封装测试的形式：

半导体器件有许多封装形式，按封装的外形、尺寸、结构分类可分为引脚插入型、表面贴装型和高级封装三类。从DIP、SOP、QFP、PGA、BGA到CSP再到SIP，技术指标一代比一代先进。

半导体封装经历了三次重大革新：

1、在上世纪80年代从引脚插入式封装到表面贴片封装，它极大地提高了印刷电路板上的组装密度；

2、在上世纪90年代球型矩阵封装的出现，满足了市场对高引脚的需求，改善了半导体器件的性能；

3、芯片级封装、系统封装等是现在第三次革新的产物，其目的就是将封装面积减到最小。

参考资料来源：百度百科—半导体封装测试

三极管是一种控制元件，主要用来控制电流的大小，以共发射极接法为例（信号从基极输入，从集电极输出，发射极接地），当基极电压UB有一个微小的变化时，基极电流IB也会随之有一小的变化，受基极电流IB的控制，集电极电流IC会有一个很大的变化，基极电流IB越大，集电极电流IC也越大，反之，基极电流越小，集电极电流也越小，即基极电流控制集电极电流的变化。但是集电极电流的变化比基极电流的变化大得多，这就是三极管的放大作用。IC 的变化量与IB变化量之比叫做三极管的放大倍数β（β=ΔIC/ΔIB, Δ表示变化量。），三极管的放大倍数β一般在几十到几百倍。

三极管在放大信号时，首先要进入导通状态，即要先建立合适的静态工作点，也叫 建立偏置 ，否则会放大失真。

在三极管的集电极与电源之间接一个电阻，可将电流放大转换成电压放大：当基极电压UB升高时，IB变大，IC也变大，IC 在集电极电阻RC的压降也越大，所以三极管集电极电压UC会降低，且UB越高，UC就越低，ΔUC=ΔUB。仅供参考，请参考有关书籍。

三极管的作用

半导体三极管亦称双极型晶体管，其种类非常多。按照结构工艺分类，有PNP和NPN型；按照制造材料分类，有锗管和硅管；按照工作频率分类，有低频管和高频管；一般低频管用以处理频率在3MHz以下的电路中，高频管的工作频率可以达到几百兆赫。按照允许耗散的功率大小分类，有小功率管和大功率管；一般小功率管的额定功耗在1W以下，而大功率管的额定功耗可达几十瓦以上。常见的半导体三极管外型见图2.5.1。

图2.5.1 半导体三极管外形图

共射电流放大系数β。β值一般在20～200，它是表征三极管电流放大作用的最主要的参数。

反向击穿电压值U(BR)CEO。指基极开路时加在c、e两端电压的最大允许值，一般为几十伏，高压大功率管可达千伏以上。

最大集电极电流ICM。指由于三极管集电极电流IC过大使β值下降到规定允许值时的电流（一般指β值下降到2/3正常值时的IC值）。实际管子在工作时超过ICM并不一定损坏，但管子的性能将变差。

最大管耗PCM。指根据三极管允许的最高结温而定出的集电结最大允许耗散功率。在实际工作中三极管的IC与UCE的乘积要小于PCM值，反之则可能烧坏管子。

穿透电流ICEO。指在三极管基极电流IB=0时，流过集电极的电流IC。它表明基极对集电极电流失控的程度。小功率硅管的ICEO约为0.1�8�6A，锗管的值要比它大1000倍，大功率硅管的ICEO约为mA数量级。

特征频率fT。指三极管的β值下降到1时所对应的工作频率。 fT的典型值约在100～1000MHz之间，实际工作频率

---