7nm 制程工艺如何实现？

姓名：李沈轩    学号：20181214373    学院：广研院

【原文链接】 7nm 制程工艺如何实现？ - 知乎 (zhihu.com)

【嵌牛导读】本文介绍了7nm制程工艺是如何实现的

【嵌牛鼻子】7nm制程工艺

【嵌牛提问】7nm 制程工艺如何实现？

【嵌牛正文】

本文主要就7nm 制程工艺中各特征尺寸是如何通过光刻技术实现作说明，而对于7nm 制程工艺中其他的应变硅技术(strained silicon)、HKMG技术等不作讨论。

首先我们看一下7nm 工艺制程的特征尺寸和工艺参数，找出其中最小的特征尺寸，比如 fin width 6nm, fin pitch 27/30nm，gate length 8/10nm，minimum metal pitch 36/40nm，gate pitch 54/57nm，我们需要考虑的问题就是如何通过光刻工艺来实现这些特征尺寸。

目前可以实现7nm 制程的只有台积电和三星两家，三星是从一开始就使用EUV光刻机来实现，而台积电则是从DUV开始实现，然后再转向EUV 。也就是说，目前7nm 制程工艺使用DUV 和 EUV 都是可以实现的，下面就DUV 和 EUV 两种设备的实现方法分别说明。

关于光刻机的分辨率不再作过多介绍，DUV设备以可以实现最高分辨率的是 ASML 193nm DUV光源、 NA 1.35的浸入式光刻机（immersion），设备型号一般是从NXT1950到 NXT2000。对于这一特征波长和NA的光刻机， 能够实现的分辨率极限就是38nm ，单次曝光形成的图形是不可能小于这个极限值的。

那么如何使用分辨率极限为38nm 的光刻机来实现7nm 制程工艺呢？

最主要的两种方法就是双重曝光技术(double exposure，DE) 和自对准双重成像技术 (self-aligned double patterning, SADP)。双重曝光就是采用两次分别曝光不同图形，两次曝光图形的叠加来实现更小的分辨率，当然必要的时候也可以三重甚至是更多重图形的叠加来实现更小的分辨率。双重曝光的缺点是增加了光刻工艺的使用，并且对每次光刻图形之间的套刻误差(overlay)也有更高的要求，因此增加了工艺的复杂度和成本。

相比较而言， SADP 技术就要简单得多，SADP 技术可以相对轻松地实现光刻图形尺寸减缩小一倍，也就是说使用上述DUV 光刻机结合SADP 技术是可以实现20nm 的图形。上文中7nm 工艺参数中的 DP(193i) 指的就是使用193nm immersion 光刻机和SADP 技术。

我们找到了台积电7nm 的Design Rules, 可以看到7nm 制程工艺总共用到了13个金属互联层，M0~M12，其中Fin是最小尺寸(6nm)，使用了SAQP技术（后续介绍）；然后是Poly ,也就是多晶硅 Gate 工艺 ，以及前端的几个线宽比较小的金属互联工艺 M0~M4 都使用到了SADP 技术。

如下图所示

1）Litho: 首先在做有硬掩膜版（HARD MASK ）的wafer 上使用光刻工艺一次曝光得到 40nm 的光刻胶图形；

2）PR-Slim: 然后通过刻蚀工艺使得光刻胶图形宽度缩小约一半；（此步骤并非必须，根据实际工艺设计而定，下图示例中pattern的间隔是1：1，因此需要PR slim 过程，这样在后续的沉积SiO2工艺后，光刻胶周围的侧壁之间才有足够的间隔空间；常规的SADP 工艺中pattern的间隔一般是1：3，SADP 后形成的图形是1：1，这样就不需要 PR slim）

3）SiO2 depo: 然后在光刻胶图形上沉积SiO2 薄膜；（一般使用ALD 沉积工艺）

4）Spacer Etch: 分别刻蚀掉表层的SiO2薄膜，使得SiO2 覆盖下的光刻胶显露出来；再使用另外一种只刻蚀光刻胶的刻蚀工艺将中间的光刻胶刻蚀完，这样就留下了光刻胶图形两侧的侧壁，成为新的模板，并且实现了PITCH缩小一半；（使用不同化学成分的等离子体刻蚀可以实现不同材质的选择性刻蚀）

5）HM Etch：使用上述留下的侧壁作为掩模版，再向下刻蚀，就可以将图形转移到Hard mask 上；

6）Clean: 最后再清洗掉表层的SiO2/ARC 等，就得到了特征尺寸为20nm的图形，图形间隔为1：1，实现了分辨率缩小一半的结果；,

所以在使用DUV 光刻机实现20nm pattern 时，SADP是一种简单有效的方法。但是SADP 也有自身的问题，比如分辨率缩小是通过将一个线条复制成两个相同的更小的线条，也就是新生成的两个线条形状是一模一样的，所以这种方法只适用于图形相对简单，并且具有很多重复性结构的图形。

同时，新生成的图形是一个闭合的环形结构（下图patterning step2 所示），因此SADP 生成的图形还需要一道切割的工艺，去除掉图形中不需要的部分；如下图所示，所以为了实现我们所需的最终图形，其实是将图形拆分成两部分来设计，两部分图形的最终组合才是我们所需的图形，因此SADP 工艺中图形的拆分也是一个复杂的工序。

然后是 SAQP  (self-aligned quadruple patterning) 技术，来实现7nm 制程工艺中线宽最小的Fin 结构。SAQP 与 SADP 非常类似，相当于在使用完一次 SADP 技术以后，再使用一次SADP，这样就可以实现线宽的四倍缩小，也就是实现10nm 图形。

下图是使用SAQP技术来制作Fin 结构的流程图，最初光刻形成的4个pattern 在经过SAQP工艺后变成了16 个pattern, 并且尺寸也缩小为原来的1/4。Fin 作为 Finfet 集成电路的基础单元，具有高度简单的重复性，因此非常适合使用SAQP 技术。

同时Fin 结构本身具有较高的高宽比，因此在Fin 刻蚀工艺的时候，会形成下图中的楔形形貌，从而使得Fin 顶端尺寸比SAQP工艺形成的最终掩模尺寸更小，进而在最终产品中形成线宽为 6nm 的Fin 结构。

7nm 制程工艺Finfet 中Fin 的电镜图，顶端宽度约为6nm 。

至此，使用DUV 光刻机借助 SADP/SAQP 技术实现7nm 制程工艺中关键尺寸的实现就讲完了，接下来介绍使用EUV 工艺实现。

EUV 光刻机得益于使用13.5nm EUV 作为光源，单次曝光的分辨率极限可以达到13nm，因此在7nm 制程工艺中的特征尺寸基本单次曝光（Single Expose）就可以完成。EUV 同样可以使用SADP 技术，实现更小的特征尺寸，使得芯片制程工艺向5nm/3nm 继续发展。

下图是DUV 和EUV 在实现更小的特征尺寸时的方案：

虽然DUV 和 EUV 都可以实现7nm 制程工艺，但是 EUV 相比DUV 是更具技术优势的，EUV 具有更好的成像质量，以及更少的工艺步骤，而工艺步骤的减少对于成本和最终良率都是非常有利的。

下图是不同工艺节点使用的光刻工艺step 数和套刻误差step 数的对比，从28nm 到7nm , 使用Immersion DUV 设备的光刻工艺step 数增加到了34次，套刻误差step 数达到了60 个以上，如此高的工艺复杂度对工艺整合是个巨大的挑战，同时也大大提高了最终产品良率损失的风险。因此继续使用Immersion DUV 设备进行7nm 以下制程的开发已近乎不可能了，或者说开始不具备实际经济效益了。

而EUV 的引入，大大减少了工艺的复杂程度，7nm EUV 所需光刻工艺step 数和 20nm DUV 的step 数差不多，因此EUV 的引入使得7nm 以下制程的继续开发成为可能，摩尔定律也得以继续存活。

下图是 ASML EUV roadmap, 随着EUV 设备 NA 的增大，可以使得EUV 的最终分辨率达到小于 7nm, 从而使得2nm 制程也成为可能。

至此，通过DUV和 EUV 实现 7nm 制程的光刻工艺实现就全部介绍完了。

虽然通过更好的光刻设备可以实现更小的特征尺寸，但也并不是只要拿到好的设备就可以轻松实现，为了实现设备的分辨率极限，我们还需要使用一系列复杂的分辨率增强技术。同时随着器件特征尺寸的减小，单个器件也需要重新设计以解决器件尺寸缩小带来的短沟道效应(short channel effect, SCE)、热载流子注入效应（hot carrier inject, HCI）以及栅氧化层漏电等问题。

大小块之别。第四代半导体材料主要是以金刚石、氧化镓、氮化铝为代表的超宽禁带（UWBG）半导体材料，禁带宽度超过4eV，以及以锑化物（GaSb、InSb）为代表的超窄禁带（UNBG）半导体材料。在应用方面，超宽禁带材料会与第三代材料有交叠，主要在功率器件领域有更突出的特性优势；而超窄禁带材料，由于易激发、迁移率高，主要用于探测器、激光器等器件的应用。

用氮化铝镓（AlGaN）为主要材料制造的深紫外光（deep ultraviolet, DUV）发光二极体（light-emitting diodes, LEDs）元件，其优异的光学性质和体积小的特性，逐渐取代水银灯和氙气灯，成为携带型生化检查系统、净水器、紫外光微影曝光机等的光源。藉由各种改善磊晶层结构品质的方法，可以进一步增进现阶段氮化铝镓（AlGaN）深紫外光发光二极体的光学性质。其中一个方法是在氮化镓（GaN）和氮化铝镓（AlGaN）的侧壁上引入一层纳米级氧化镓磊晶层。

本文将呈现如何应用宜特材料分析实验室的穿透式电子显微镜（TEM）分析技术鉴定俗称第四代半导体-氧化镓（Ga2 O 3）磊晶层的晶体结构，晶体形貌与组成。

为何氧化镓（Ga 2 O 3）被称为第四代半导体？

氧化镓（Ga2 O 3）被称为第四代半导体的原因是，其超宽能隙的特性，相较于相较于第三代半导体（化合物半导体）碳化硅（SiC）与氮化镓（GaN），将使材料能承受更高电压的崩溃电压与临界电场。

一、 氮化铝镓深紫外光发光二极体元件结构

用有机金属化学气相沉积（Metal-organic Chemical Vapor Deposition, MOCVD），制作的氮化铝镓深紫外光发光二极体薄膜元件之剖面图如图一（a）所示。先在蓝宝石（sapphire）基板上长一层氮化铝（aluminum nitride, AlN）做为缓冲层，减少后续氮化铝镓磊晶层的差排缺陷，长上二层不同铝浓度的氮化铝镓磊晶层后，再长上多重量子阱（multiple quantum well, MQW）层、电子阻挡层（electron-blocking layer, EBL）、氮化镓（gallium nitride, GaN）等纳米磊晶层。

接下来用微影制程将此MOCVD 制作的元件顶部蚀刻成如图一（b）所示的平台形状，然后在氧化气氛的高温中热处理，使氮化铝镓磊晶层侧壁和氮化镓表面生成氧化物，最后再用磁控溅镀（magnetron sputtering）法镀上一层100 纳米厚的高纯度二氧化硅，如图1一（c）所示。

图一：氮化铝镓(AlGaN)深紫外光发光二极体元件的剖面图示意图。（a）MOCVD成长的二极体元件；（b）用微影制程蚀刻元件顶部形成平台后；（c）经氧化热处理+ SiO2 镀层后。（来源：宜特科技）

二、 TEM 影像与电子绕射分析鉴定反应生成相

先用聚焦离子束（focus ion beam, FIB）在元件顶部选定的位置切割，制成横截面型TEM（cross-section TEM, X-TEM）试片，然后对一系列不同热处理的氮化铝镓试片进行TEM/STEM 影像分析和电子绕射，目的在鉴定氮化铝镓磊晶层侧壁和氮化镓表面形成的氧化物为何物。

图二显示二张中低倍率的TEM 明场像，分别为原始氮化铝镓试片与900ºC，20 分钟热处理的氮化铝镓试片的横截面结构。仔细比较图二a 与图二b，可以发现热处理后的试片，在氮化镓层顶部和氮化铝镓层侧壁共有三个新相（phases）产生，如图二b 中标示1、2、3 的区域。

图三中比较900ºC，20 分钟热处理的氮化铝镓试片的STEM 明场像和环形暗场像。综合图二和图三中的TEM 与STEM 影像，宜特材料分析实验室初步归纳出STEM 环形暗场像是此材料系统的最佳影像分析技术。我们在将影像倍率再往上提高，进一步确认STEM 暗场像在此材料系统的适宜性。

如图四所示，STEM 环形暗场像，明显比STEM 明场像更清楚区分各新形成的生成物。从以上这些初步的影像资料中，生成物影像明暗对比的变化特性，推断第一相和第三相为多晶，且晶粒大小只有数纳米，而第二相有可能为单晶结构。

图二：TEM 明场像显示氮化铝镓深紫外光发光二极体元件的横截面结构。（a）MOCVD生长后，热处理前；（b）900ºC/20 分钟热处理后。（来源：宜特科技）

图三：900ºC/20 分钟热处理后，氮化铝镓深紫外光发光二极体元件的横截面结构。(a) TEM明场像；(b) STEM环形暗场像。（来源：宜特科技）

图四：二组中高倍率STEM 影像显示900ºC/20 min，热处理后二极体元件顶部与侧壁的氧化层结构。（a）&（b）分别为GaN 顶部与侧壁的氧化层结构的STEM 明场像和环形暗场像；（c）&（d）分别为AlGaN 侧壁的氧化层结构STEM 明场像和环形暗场像。（来源：宜特科技）

图五则显示一组选区绕射图案（selected area diffraction pattern, SADP）和一低倍率STEM 明场像。这些SADPs 分别对应氮化镓层、氮化铝镓层、和三个生成物（图5a）。氮化镓层和氮化铝镓层都是磊晶层（epitaxial layer），对应的SADPs 指出TEM 观察方向都是[1 1 -2 0] 极轴（zone axis）方向。三个生成物的SADPs 目前尚未完全解出，但是其形貌都是单一组点状绕射图案，而且非常类似。此种形式的SADPs 指出该分析区域是单晶，而且这些单晶的某个晶向都和氮化镓层（氮化铝镓层）的[0002] 晶向逆时针偏转约10 度。这个从SADPs 的晶体分析结果和从图三与图四影像资料推论的晶体结果有所矛盾。

图五： 900ºC/20 分钟热处理后，氮化铝镓试片的低倍率STEM 明场像，与磊晶层的选区绕射图案。（a）低倍率STEM 明场像；（b）GaN 的SADP，z = [11 -2 0]；（c）AlGaN 的SADP，z = [11 -2 0]；（d）第1 相生成物的SADP；（e）第2 相生成物的SADP；（f）第3 相生成的SADP。

针对前述TEM/STEM 分析结果的矛盾，我们进行临场TEM/STEM 影像和电子绕射交互分析观察，确定在氮化镓层上方/侧壁和氮化铝镓侧壁，经高温热处理后产生的生成物都是单晶。第一相生成物和第三相生成物内的明暗变化，并非因为晶粒产生的绕射对比，而是试片本身密度变化产生的原子序对比。

从更高倍率的STEM 环形暗场像，如图六所示，我们更清楚辨认生成物为多孔性结构，暗色的区域（明场像中亮的区域）是空孔。第一相生成物空孔的尺寸明显数倍大于第三相生成物空孔的尺寸，第二相生成物算是致密的单晶结构，但其内仍有几个大空孔，其中一个如图六中白色箭头指处。造成第一相生成物和第三相生成物为多孔性结构的原因，推测可能是热处理温度过高，氧和镓与铝的交互扩散速率高于生成物原子堆积速率所导致的结果。

一般来说，用电子绕射图案解析晶体结构，必须从数个极轴方向的SASPs 推算才能得到确定的结果。由于目前只有一个极轴方向的SASPs，很难从这些有限的SADPs 中明确地推算出生成物的晶体结构。从SASP 模拟分析中发现b-Ga2 O 3 的[0 1 0] SADP 和图五（d, e, f）中的SADP 很接近，因此初步推断在GaN 层上的生成物有可能是b-Ga 2 O 3，而在AlGaN 层上的生成物则有可能是b-（Al x Ga 1-x）2 O 3。由于b-Ga 2 O 3 是单斜晶体，其SADP 的分析工作将会复杂许多。

图六：900ºC/20分钟热处理后，氮化铝镓试片的高倍率STEM 环形暗场像，解析生成物的显微结构形貌。白色箭头指处是一较大的空孔。（来源：宜特科技）

三、 STEM/EDS 分析-自我校正定量分析

图七显示一组由STEM/EDS 能谱影像（spectrum image）技术，获得的氮化镓和生成物之元素映像图（elemental maps）。这些元素映像图显示生成物的组成元素只有氧和镓，意指此生成物是镓氧化物。再用EDS 软体从二氧化硅层拉一垂直相界（phase boundary）的直线（图八（a）中的浅蓝色箭头），通过氧化物到达氮化镓层，算出沿此直线各元素的浓度变化。

图八（b）显示计算出来的结果，此计算结果是由TEM 的EDS 软体用内存的K 因子（K factors），进行成份定量分析。这样EDS 定量分析方法称为无标准试片定量分析法（standardless quantitative analysis），此方法计算的结果目前已广泛被各种科学与工程类的论文期刊接受。

在图八（b）的EDS 直线浓度变化曲线（line profiles）内，对应氧化物1B 的区段内，找出一平坦的区段，推算氧化物1B 的成份，得到该氧化物的组成元素比（O/Ga）为1.23，相当于化学式为Ga5 O 6。这是EDS 侦测器接收从试片发出的元素X-光讯号，加上资料库内的K因子后计算出的氧化物成分，然而文献中没有这种成份的氧化镓。

当定量分析的元素包含碳、氮、氧等轻元素时，即使TEM 试片属薄片（thin foil）型试片，吸收效应仍然相当显著，只是经常被忽略，造成相当大的误差而不知觉。仔细检查图八（b）可以发现，在直线浓度变化曲线的左侧二氧化硅区段中O/Si 比值小于2，而右侧氮化镓区段中N/Ga 比值明显小于1。利用这二侧已知成份的二氧化硅层和氮化镓层，对此直线浓度变化曲线做自我校正（self-calibration）修正。

经修正后的直线浓度变化曲线如图八（c）所示，此时从相同平坦区段推算的组成元素比（O/Ga）为1.53，相当于化学式为Ga2 O 3，符合文献中报导的氧化镓组成，也符合化学键价数的搭配。

在TEM（STEM）/EDS 成份定量分析中，利用待分析物周围已知成份的相，做自我校正计算，进一步提高EDS 定量分析的准确度称为EDS 自我校正定量分析法（self-calibration EDS quantitative analysis），此技术是宜特实验室自行开发的TEM 材料成份分析技术之一，校正后的结果比只经由EDS 内建软体的计算结果准确许多。

主要的原因在于所有的TEM/EDS 内建软体都不考虑元素X-光在TEM 试片内的吸收效应。然而当EDS 定量分析牵涉到碳、氮、氧等轻元素时，因这些元素的X-光能量很小，吸收效应产生的误差就变成相当明显。对于含轻元素的化合物，透过EDS 自我校正定量分析法，宜特材料分析实验室的TEM/EDS 定量分析结果比其他TEM 分析实验室更为准确。

图七：900ºC/20 分钟热处理试片的氮化镓和氧化物的元素映像图。（a）分析区域的STEMBF 影像；（b）镓元素映像图；（c）氮元素映像图；（d）氧元素映像图；（e）硅元素映像图；（f）综合元素映像图。（来源：宜特科技

图八：900ºC/20 分钟热处理试片氮化镓和氧化物的EDS 直线浓度变化曲线。（a）分析区域的STEM BF影像；（b）EDS 内建程式计算的直线浓度变化曲线；（c）经自我校正定量法校正后的直线浓度变化曲线。

第四代半导体材料氧化镓、金刚石、氮化铝等，主要是指氧化镓。氧化镓、金刚石也是被BSI限制出口的材料。

氮化铝和金刚石主要问题是掺杂比较难，氧化镓的P型掺杂也比较难。相比第三代的材料，氧化镓能做成大的块状晶体，同尺寸下是碳化硅成本的1/3或更低。

氧化镓没有P型，就无法制造高性能的MOS管，这是影响市场应用的地方。目前，国内P型有一定的解决方案，还不成熟。日本在氧化镓方面技术领先，主要是NCT、Flosfia公司。

氧化镓P型一旦突破，很大程度上可以替代碳化硅。难在难在工艺。

---