
华为新专利引各国热议
据报道,华为宣布成功拿下了石墨烯晶体管专利,该专利还涉及了半导体领域,而这些技术的出现标志着中国在芯片研究领域进入了一个新的阶段。
石墨烯晶体管在石墨烯芯片研发上更是起着至关重要的作用,它能够提高电子的传输速度,同时有效增加芯片元件和器件的输出电阻,从而最大限度地提高射频性能。并且石墨烯芯片其独特的结构可以让雕刻呈现立体样式,这也极大地增加了芯片性能,现在华为宣布这项技术专利申请成功,无疑是国产芯片一个崭新的开始。
石墨烯芯片意义重大
石墨烯芯片的出现很可能将会彻底推动我国在半导体芯片研发中更进一步,而这种技术被我国掌握,也将会成为我国与美国 科技 对决中的一个“重大武器”。要知道目前市面上最常见的传统芯片遵循着一个定律——摩尔定律,早在半导体芯片研发之后,研发芯片的工程师曾经出过预言,日后每隔18-24个月,集成电路上可容纳的元器件的数目增加一倍,性能也将提升一倍。
这一预言对于传统芯片来说好比是一个诅咒,这意味着当集成电路上可容纳的元件数目达到一定数值时,传统芯片便很难有发展的前景。而随后石墨烯晶体的发现给人们提供了一个新的思路,但将想法变为现实的过程十分艰难,美国截至目前为止依旧没有攻破这一技术。
半导体芯片将迎来改革
现如今中国除了已经掌握石墨烯技术外,2020年5月北大团队制造出了纯度高达99.99%的碳纳米管阵列,其运转速度相较国外更快、耗能更低,相比较之下整整减少了三成耗能。据悉,碳纳米管阵列因为其优秀的性能,可以在更多的领域应用,不仅在人工智能、卫星定位等方面可以起到重要作用,同时在医疗设备、国防 科技 方面也有很大的用处。
有专家预测这种载流子迁移率和稳定性更高的碳纳米管阵列很可能将会取代传统的硅晶片,而石墨烯材料的出现更是为中国芯片铺垫了基础,届时中国势必会成为该领域的领头羊。
虽然我国在芯片技术制造工业中与美国还有不可逾越的鸿沟,但是我国芯片研发技术一直名列前茅,此次华为成功掌握石墨烯晶体管制造技术,也进一步证明我国完全有实力反超美国,现在所需要的只是时间。相信随着越来越多技术的突破,中国在芯片制造业也会取得进展,届时我国将会建立属于自己的芯片产业链,美国也无法再利用同样的手段限制中国。
姓名:李晓旭 学号:16030130037【嵌牛导读】在信息技术发展浪潮中,浪潮涌起的高度的衡量一度成为业界的“心患”。换句话说,如何估量信息技术进步的速度成了困扰业内人士许久的难题。籍此背景之下,英特尔创始人之一戈登·摩尔通过大量数据调研整理,于1965年,正式提出“摩尔定律”。
【嵌牛鼻子】摩尔定律
【嵌牛提问】你觉得制造工艺的物理极限是多少呢?
【嵌牛正文】
在信息技术发展浪潮中,浪潮涌起的高度的衡量一度成为业界的“心患”。换句话说,如何估量信息技术进步的速度成了困扰业内人士许久的难题。籍此背景之下,英特尔创始人之一戈登·摩尔通过大量数据调研整理,于1965年,正式提出“摩尔定律”。迄今为止,此定律已历经了半世纪风雨,对于半导体产业发展,更是产生了不可磨灭的作用。
何为“摩尔定律”?
在文章《让集成电路填满更多的组件》中,摩尔预言,半导体芯片中集成的晶体管和电阻数量将每年增加一倍。随后不久,摩尔另外撰写论文声明,将“每年增加一倍”修改为“每两年增加一倍”。详细地说,摩尔定律即为:当价格不变时,半导体芯片中可容纳的元器件数目,约两年便会增加一倍,其性能也将同比提升。
当然,通过后来数十年的数据证明,半导体芯片中可容纳的元器件数目,约18个月便将增加一倍(即摩尔前后预测的平均值)。对于此,摩尔表示,他并未提过“每18个月增加一倍”推论,而且根据其数据图显示,这个变化周期便是24个月。
事实上,作为一种对发展趋势的分析预测规则,摩尔定律一直在质疑与自我证明中徘徊。由于集成度与晶体管价格成反比的特性,使得摩尔定律成为了经济学效益的一种推测手段。以晶圆厂生产IC为例,在制程技术不断进步的前提下,每隔18个月,IC的产量将提升一倍,换个角度来看,其成本将降低50%。与此同时,在半导体行业制程技术发展的过程中,摩尔定律渐渐成为衡量半导体行业发展脚步的一道标杆,如果每个18个月半导体企业的制程工艺未达到摩尔定律预测的数据,那么对不起,有可能你已经“Out”了(即落后于目前半导体行业的平均水平),从这方面来看,这种推测方式对于半导体行业的经济效益研究起到了一种良好的辅助作用。
摩尔定律的质疑与自我证明
迄今为止,摩尔定律“问世”已然五十载有余,在半导体芯片制程工艺水平飞速提升的同时,人们不禁有些疑问,半导体芯片单位面积可集成的元件数量最终将达到多少?摩尔定律会一直存在下去吗?
其实,半导体芯片单位面积可集成的元件数量最终将达到多少这个问题并没有明确的答案,但据专家预测,半导体芯片制程工艺的物理极限为2-3nm,以此推算,摩尔定律似乎也只能“存活”10年之久。
摩尔定律会不会过时?摩尔定律还能生存多久?这个话题已经探讨了数十年之久,比如当半导体芯片主流制程技术为90nm时,有人认为45nm将成为物理极限;当制程技术达到45nm时,有的观点认为22nm将成为极限。有句俗语叫作“好刀不怕磨”,摩尔定律正是这把好刀。
那么何为物理极限呢?从技术方面来看,随着晶体管尺寸的不断缩小,源极和漏级之间的漏电现像会增大,从而导致晶体管无法正常工作。基于此环境之下,三星推出的3D晶体管技术,很好的解决了此问题,这也使得制程工艺再进一步,从而逐渐达到如今的10nm。
在今年9月份举办的“英特尔精尖制造日”峰会中,英特尔以14nm和10nm制程工艺为例,通过其晶体管密度以及成本对比,再一次体现出了摩尔定律的准确度。英特尔高级院士、技术与制造事业部制程架构与集成总监Mark Bohr也表示,在技术层面,英特尔依旧坚守Tick-Tock战略,这也是摩尔定律最好的体现。
摩尔定律的影响
起初,摩尔定律的提出只为预测半导体行业的发展趋势,但是随着其在半导体行业的声名鹊起,外界各行各业对于竞相仿效,从而衍生出多版本的“摩尔定律”,其深远影响使我们的生活获益良多。
在经济方面,随着制程工艺的逐渐提升,晶体管体积也越来越小,但性能却得到了较大的提升,成本也随之不断降低。
在技术方面,摩尔的推演总结将复杂、昂贵的计算普及为生活的必需品,从数据分析,目前这些的创新都源于摩尔的发现。
在社会影响方面,计算的普及改变了我们的生活方式,也推动了科技以及社会的发展,这对于各行各业来说,都是一大幸事。
摩尔定律会否消亡?
事实上,自摩尔定律被推出后,其存亡时间一直是业界所争论不休的话题。以如今来说,当半导体行业无数业内人士发声表示,摩尔定律将消亡时,科技界却爆出一则惊人消息:1nm制程工艺“问世”。这则消息是由劳伦斯伯克利国家实验室传出的,其实验室研究人员阿里·加维表示:“此项研究说明,我们的晶体管将不再局限5nm栅极,如果使用适当的半导体材料,摩尔定律将继续有效。”
据了解,加维所说的适当的半导体材料为二硫化钼,硅材料在栅极长度为5nm甚至更长时,其优势相当明显,但其栅极长度在5nm之下时,将会产生“隧道效应”,从而阻止电流从源极流向漏极。这种情况将会使电子失控,无法达到我们想要的效果。而二硫化钼则有所不同,在此环境之下,它流动的电子更重,所以可以通过更短的栅极来控制电流从源极流向漏极。通过一系列实验测试,劳伦斯伯克利国家实验室研究人员摒弃传统的光刻技术,选择1nm的碳纳米管作为栅极,从而更好的配合二硫化钼晶体管控制其电子流动。
这则实验研究成果再次证明了摩尔定律依旧存在,而从目前来看,似乎摩尔定律的消亡直接取决于半导体芯片制程工艺的物理极限。如果半导体芯片制程工艺未达极限,那么摩尔定律将一直“活着”。其实,摩尔定律虽然源于半导体行业,但并不会终止于半导体行业,其思想与观点奠定了所有现代技术丰富的基础,其创新的相关产品已经完美的与我们生活融合在一起。未来,它将代表一种趋势一直存在于物联网、医疗以及教育等各个领域。
摩尔定律的传统定义是: 半导体芯片上的晶体管密度,平均每 18-24个月翻一番.它最初于1965年四月被芯片公司英特尔的创始人 戈登*摩尔 (Gordon Moore) 在一篇名叫 "把更多零件塞到集成电路里" (Cramming more components into Integrated Circuit) 的论文中提出.
2013 年八月,曾就职于英特尔任总设计师的 Bob Colwell 在芝加哥的一个行业会议上宣称: 芯片行业的摩尔定律要终结了.
"从计划的时段来看,我认为 2020年可能是摩尔定律最早的终结时间. 你也许可以说服我拖到 2022年, 但不管它 (栅长, 晶体栅极的最小线宽)是到 7 纳米, 或者 5 纳米,这 (摩尔定律的终结) 是一件大事. " ( 普通人的头发直径大约 75000 纳米)
Colwell, 不是第一个, 也不是最后一个,预测摩尔定律即将终结的人.
摩尔本人, 曾在1995年预测, 摩尔定律将于 2005年终结.
2015年, 摩尔本人, 再次预测, 摩尔定律将于 2025年终结.
最近的关于摩尔定律终结的各种预测, 最主要的理由,是到2025年之前,如果栅长缩小到只有 3纳米,其长度只相当于十个原子的大小. 在这个尺度,电子的行为方式将进入量子力学测不准原理的领域,晶体管可靠性将完全无法保证. 另外在这个尺度,晶体管的散热和芯片的生产成本控制,看起来也是无法逾越的技术挑战.
摩尔定律真的会终结吗?
如果会,是不是意味着科技发展将停滞不前,人类一起在地球上混吃等死?
如果不会,它对未来人类文明的进步,又意味着什么?
(2)
在展望未来之前,非常有必要回顾一下摩尔定律过去五十年的演变.
摩尔最初在1965年论文中提出的晶体管密度的概念,不是芯片上最多可以安放多少晶体管,而是从生产成本角度看,晶体管数目的最优值.
生产芯片时,增加晶体管数目一般会降低晶体管的单位成本.但是数目超过一个临界点,芯片生产出现瑕疵的几率增加,开始抵消密度增加的好处.集成电路的设计和生产,最终都是要寻求一个最优点.
摩尔在 1965年的预测, 是十年内,晶体管的密度,每年都会翻番.到1975年,一个芯片上的晶体管数目,将从 1965年的 64个增加到 1975年的65000 个.
后来英特尔在1975年生产的一个内存芯片 (面积为四分之一平方英寸, 折合约 161 平方毫米) 的晶体管数目达到 32000 个, 和摩尔的最初预测非常接近.
1975年摩尔在一篇论文中总结了前十年芯片密度增加的主要原因:
1.晶体管小型化
2.芯片面积增加
3. 新的设计技巧提高空间的利用率.
但是空间利用率的提高终归有限,所以摩尔在1975年修正了他的预测,把晶体管密度的增速,从每年翻番变成每两年翻一番.
以内存芯片为例, 2000 年的 DRAM, 204 平方毫米的面积上有 256,000, 000 个晶体管. 和 1975年相比, 晶体管密度 25年增加了 6300 倍. (如果按照摩尔定律两年翻一番的速度, 25年是增加 5800 倍左右, 基本上比较接近)
相应芯片的存储容量则从 0.001 Mb 增加到 256 Mb, 扩大了二十五万倍.
传统工程设计上, 往往需要权衡多种因素的利弊. 但在相当长一段时间内, 晶体管小型化在实践上不仅增加密度,而且使晶体管速度更快,能耗更低,不需要担心其它因素的限制.
平均每两年换一代的芯片生产技术,栅长缩小30% (x 0.7) ,相应的晶体管密度翻番,晶体管之间的延迟缩短30%, 导致相应的时钟频率增加40%,晶体管的电压减少30%, 单位能耗则减少50%. 由于晶体管整体数目翻番,所以整体能耗不变,但电路整体快了 40%.
但是到了本世纪初,晶体管的小型化遇到了瓶颈, 当栅长低于100纳米以后,晶体管漏电的问题变得严重,成了一个不可忽视的问题.
(
欢迎分享,转载请注明来源:内存溢出
微信扫一扫
支付宝扫一扫
评论列表(0条)