1、什么是金属-半导体接触的多子阻挡层和反阻挡层?什么是 详细�0�3

1、什么是金属-半导体接触的多子阻挡层和反阻挡层?什么是 详细�0�3,第1张

1、什么是金属-半导体接触的多子阻挡层和反阻挡层?什么是肖特基接触? 答:金属与N型半导体接触,当Wm>Ws 时:势垒区中的表面附近的能带向上弯曲,半导体表面电子浓度比体内小得多,为多子(电子)耗尽,因此,它是一个高阻区;多子(电子)在金属和半导体两边转移时,都需要克服一定的势垒,故,通常也将之称为多子阻挡层。 金属与N型半导体接触,Wm>x D )适用于此理论。此时,电子在势垒区的碰撞可以忽略,对于电子而言,势垒的形状并不重要,起决定作用的是势垒顶点的高度——半导体体内的电子只要有足够的能量超过势垒的顶点,就可以自由地通过阻挡层进入金属;同样,金属中能超越势垒顶的电子也能达到半导体体内;所以电流的计算就归纳为计算超越势垒的载流子数目,这就是热电子发射理论。 对于非简并半导体,单位体积中能量在E ~E+dE中的电子数目为: 取垂直于界面由半导体指向金属的方向为v x 的正方向,显然就单位截面积而言,大小为v x 的体积中,在其内的所有电子,单位时间内都可以达到金属和半导体的界面: 这些电子总数为:dN = v x .1.1.dn 在半导体侧的这些电子中,有能力越过势垒到达金属的电子,其v x 必须达到: 2 / 1 0 2 )] ( 2 1 [ ) ( 2 1 V V q m v V V q v m D n x D x n z y x kT v v v m n dv dv dv v e kT m n dn z y x n 2 2 ) ( 2 3 0 4 ) 2 ( 2 2 2 即:仅有v x 在[v x0 ,+ ] 范围内的电子可以越过势垒,所以,单位时间内,达到金-半界面的电子数为: 这时所形成的电流为: 0 x v dN N 常数 称为 其中, Richardson k qm h A e e T A dN q qN J kT qV kT q v m s ns x 2 * 3 2 4 1 0 电子从金属向半导体运动(发射)时遇到的势垒高度为q m ,不随外加电压而改变, 故电流是个恒定值,它在热平衡时(V=0) 与从半导体运动(发射)到金属的电子流相抵消,即: 电流的表达式还可以写成以下形式: 0 8 ( 1) , 4 D F q V q V k T k T n q v n k T J e e v m 其中 ) 1 ( ) 1 ( 0 0 2 * 2 * 0 kT qV kT qV kT q s m m s n kT q s m V m s s m F F m m F e J e e T A J J J e T A J J J 总电流形式为: 电流通过热电子发射过程的输运: Si、Ge、GaAs材料的载流子迁移率较高,热电子发射理论对它们比较适用。

当 N 型半导体和 P 型半导体材料首次结合在一起时,PN 结两侧之间存在非常大的密度梯度。结果是,来自施主杂质原子的一些自由电子开始迁移穿过这个新形成的结,以填充 P 型材料中的空穴,从而产生负离子。

然而,由于电子已经从 N 型硅穿过 PN 结移动到 P 型硅,它们在负侧留下带正电的施主离子 ( N D ),现在来自受主杂质的空穴迁移穿过反方向的结进入有大量自由电子的区域。

结果,沿结的 P 型电荷密度被带负电的受体离子( N A )填充,沿结的 N 型电荷密度变为正。这种跨越 PN 结的电子和空穴的电荷转移称为扩散。这些 P 层和 N 层的宽度取决于每一侧分别掺杂受主密度N A和施主密度N D的程度。

这个过程来回持续,直到已经穿过结的电子数量具有足够大的电荷以排斥或阻止任何更多的电荷载流子穿过结。最终将出现平衡状态(电中性情况),当供体原子排斥空穴而受体原子排斥电子时,在结区域周围产生一个“势垒”区域。

由于没有自由电荷载流子可以停留在存在势垒的位置,因此与远离结的 N 和 P 型材料相比,结两侧的区域现在完全耗尽了任何更多的自由载流子。PN 结周围的这个区域现在称为耗尽层。

PN 结每一侧的总电荷必须相等且相反,才能在结周围保持中性电荷状态。如果耗尽层区域的距离为D,则它因此必须在正极侧穿透Dp的距离,在负极侧穿透Dn的距离,给出两者之间的关系: Dp*N A = Dn*N D 以保持电荷中性也称为平衡。

由于 N 型材料失去了电子而 P 型材料失去了空穴,因此 N 型材料相对于 P 型变为正。然后,在结的两侧存在杂质离子会导致在该区域上建立电场,N 侧相对于 P 侧处于正电压。现在的问题是,自由电荷需要一些额外的能量来克服现在存在的势垒,才能穿过耗尽区结。

在PN结的两端之间施加一个合适的正向电压(正向偏压)可以为自由电子和空穴提供额外的能量。克服目前存在的这种势垒所需的外部电压在很大程度上取决于所使用的半导体材料的类型及其实际温度。

通常在室温下,硅耗尽层两端的电压约为 0.6 – 0.7 伏,锗约为 0.3 – 0.35 伏。即使设备没有连接到任何外部电源,这种势垒也始终存在,如二极管所示。

这种跨结的内置电位的意义在于它反对空穴和电子穿过结的流动,这就是为什么它被称为势垒的原因。在实践中,PN 结是在单晶材料中形成的,而不是简单地将两个单独的部件连接或熔合在一起。

这一过程的结果是 PN 结具有整流电流-电压(IV 或 I-V)特性。电触点熔接到半导体的任一侧,以现与外部电路的电连接。制成的电子器件通常称为PN 结二极管或简称为信号二极管。

然后我们在这里看到,可以通过将不同掺杂的半导体材料连接或扩散在一起来制造 PN 结,以生产称为二极管的电子器件,该器件可用作整流器、所有类型的晶体管、LED、太阳能电池的基本半导体结构,以及更多这样的固态设备。

二极管就其本质而言还是一个电阻,只是导通的时候电阻很小,不导通的时候接近无穷大。而导通时候的电阻会分担一定的电压,所以叫管压降;闭合电路中,由于两点间存在温差而出现的电位差叫做热电压(Thermal voltage)。也称为温度的电压当量。电学中常用的热电压VT=kT/q,具有正的温度系数。而三极管的BE结电压VBE具有负的温度系数,二者的平衡可以产生一个在某一温度下温度系数为零的基准电压。当T=300K时,根据k(k=1.38×10J/K)和q(q=1.6×10C)的数值可求得kT/q≈0.026V。该电压与温度有关,用VT表示。在二极管和三极管的研究中,该物理量可以表示扩散系数和迁移率的内在联系,也表示载流子在半导体中定向运动的难易程度。VT=Dp/μp=Dn/μn。


欢迎分享,转载请注明来源:内存溢出

原文地址:https://54852.com/dianzi/8756678.html

(0)
打赏 微信扫一扫微信扫一扫 支付宝扫一扫支付宝扫一扫
上一篇 2023-04-20
下一篇2023-04-20

发表评论

登录后才能评论

评论列表(0条)

    保存