什么是隐埋层

隐埋层，简称埋层，是隐埋在硅片体内的高掺杂低电阻区。埋层在制作集成电路之前预先“埋置”在晶片体内。一般双极型集成电路中需要增添隐埋层。在半导体内，多数载流子和少数载流子两种极性的载流子（空穴和电子）都参与有源元件的导电，如通常的NPN或PNP双极型晶体管。以这类晶体管为基础的单片集成电路，称为双极型集成电路。双极型集成电路添置隐埋层：双极型集成电路中晶体管的集电极，必须从底层向上引出连接点，因而增加了集电极串连电阻，这不利于电路性能。为了减小集电极串连电阻，制作晶体管时在集电极下边先扩散一层隐埋层，为集电极提供电流低阻通道和减小集电极的串联电阻。

衬底与外延片晶圆片的关系：

晶圆制备包括衬底制备和外延工艺两大环节。 

衬底（substrate）是由半导体单晶材料制造而成的晶圆片，衬底可以直接进入晶圆制造环节生产半导体器件，也可以进行外延工艺加工生产外延片。 

外延（epitaxy）是指在单晶衬底上生长一层新单晶的过程，新单晶可以与衬底为同一材料，也可以是不同材料。

外延是半导体工艺当中的一种。在bipolar工艺中，硅片最底层是P型衬底硅（有的加点埋层）；然后在衬底上生长一层单晶硅，这层单晶硅称为外延层。

再后来在外延层上注入基区、发射区等等。最后基本形成纵向NPN管结构：外延层在其中是集电区，外延上面有基区和发射区。外延片就是在衬底上做好外延层的硅片。因有些厂只做外延之后的工艺生产，所以他们买别人做好外延工艺的外延片来接着做后续工艺。

产品简介：

半导体制造商主要用抛光Si片（PW）和外延Si片作为IC的原材料。20世纪80年代早期开始使用外延片，它具有标准PW所不具有的某些电学特性并消除了许多在晶体生长和其后的晶片加工中所引入的表面/近表面缺陷。

历史上，外延片是由Si片制造商生产并自用，在IC中用量不大，它需要在单晶Si片表面上沉积一薄的单晶Si层。一般外延层的厚度为2～20μm，而衬底Si厚度为610μm（150mm直径片和725μm（200mm片）。

适用了20余年的摩尔定律近年逐渐有了失灵的迹象。从芯片的制造来看，7nm就是硅材料芯片的物理极限。不过据外媒报道，劳伦斯伯克利国家实验室的一个团队打破了物理极限，采用碳纳米管复合材料将现有最精尖的晶体管制程从14nm缩减到了1nm。那么，为何说7nm就是硅材料芯片的物理极限。

　芯片的制造工艺常常用90nm、65nm、40nm、28nm、22nm、14nm来表示，比如Intel最新的六代酷睿系列CPU就采用Intel自家的14nm制造工艺。现在的CPU内集成了以亿为单位的晶体管，这种晶体管由源极、漏极和位于他们之间的栅极所组成，电流从源极流入漏极，栅极则起到控制电流通断的作用。

而所谓的XX nm其实指的是，CPU的上形成的互补氧化物金属半导体场效应晶体管栅极的宽度，也被称为栅长。

栅长越短，则可以在相同尺寸的硅片上集成更多的晶体管——Intel曾经宣称将栅长从130nm减小到90nm时，晶体管所占得面积将减小一半；在芯片晶体管集成度相当的情况下，使用更先进的制造工艺，芯片的面积和功耗就越小，成本也越低。

栅长可以分为光刻栅长和实际栅长，光刻栅长则是由光刻技术所决定的。 由于在光刻中光存在衍射现象以及芯片制造中还要经历离子注入、蚀刻、等离子冲洗、热处理等步骤，因此会导致光刻栅长和实际栅长不一致的情况。另外，同样的制程工艺下，实际栅长也会不一样，比如虽然三星也推出了14nm制程工艺的芯片，但其芯片的实际栅长和Intel的14nm制程芯片的实际栅长依然有一定差距。

---