cmos集成工艺为什么能将陷阱注入放到sti工艺之后

CMOS 集成电路的基础工艺之一就是双阱工艺，它包括两个区域，即n-MOS和p-MOS 有源区，分别对应p阱和N阱，在进行阱注入时，产业内的主流技术多数采用倒掺杂技术来调节晶体管的电学特性，即首先采用高能量、大剂量的离子注入，注入的深度约为 1um，注入区域与阱相同，随后通过大幅降低注入能量及剂量，控制注入深度和掺杂剖面。阱的注入掺杂不仅可以调节晶体管的阈值电压，也可以解决CMOS 电路常见的一些问题，如闩锁效应和其他可靠性问题。

半导体器件中iso区是浅沟道隔离。能实现高密度的隔离，深亚微米器件和DRAM等高密度存储电路。在器件制作之前进行，热预算小，STI技术工艺步骤类似LOCOS，依次生长SiO2淀积Si3N4涂敷光刻胶，光刻去掉场区的SiO2和Si3N4。利用离子刻蚀在场区形成浅的沟槽。进行场区注入，再用CVD淀积SiO2填充沟槽，用化学机械抛光技术去掉表面的氧化层，使硅片表面平整化。工艺复杂，要回刻或者CMP。

现在缩写词汇急剧增多,很多缩写都有很多完全不同的意思,CMP也不例外.计算机:Chip multiprocessors,单芯片多处理器,也指多核心电子:Chemical Mechanical Planarization,化学机械平坦化综合布线：Plenum Cable，天花板隔层电缆计算机:CMP是由美国斯坦福大学提出的，其思想是将大规模并行处理器中的SMP（对称多处理器）集成到同一芯片内，各个处理器并行执行不同的进程。与CMP比较， SMT处理器结构的灵活性比较突出。但是，当半导体工艺进入0.18微米以后，线延时已经超过了门延迟，要求微处理器的设计通过划分许多规模更小、局部性更好的基本单元结构来进行。相比之下，由于CMP结构已经被划分成多个处理器核来设计，每个核都比较简单，有利于优化设计，因此更有发展前途。目前，IBM 的Power 4芯片和Sun的 MAJC5200芯片都采用了CMP结构。多核处理器可以在处理器内部共享缓存，提高缓存利用率，同时简化多处理器系统设计的复杂度。电子:化学机械平坦化是半导体工艺的一个步骤，该技术于90年代前期开始被引入半导体硅晶片工序，从氧化膜等层间绝缘膜开始，推广到聚合硅电极、导通用的钨插塞（W-Plug）、STI（元件分离），而在与器件的高性能画同时引进的铜布线工艺技术方面，现在已经成为关键技术之一。虽然目前有多种平坦化技术，同时很多更为先进的平坦化技术也在研究当中崭露头角，但是化学机械抛光已经被证明是目前最佳也是唯一能够实现全局平坦化的技术。进入深亚微米以后，摆在CMP面前的代表性课题之一就是对于低介电常数材料的全局平坦化。

---