苹果芯片“拼装”的秘方，在专利里找到了

作者 | 陈巍 千芯 科技

编者注： 苹果于3月9日公布其迄今最强自研电脑芯片M1 Ultra，它将两个M1 Max芯片拼在一起，使得芯片各项硬件指标直接翻倍，这背后的关键技术即是苹果创新定制的封装架构UltraFusion。千芯 科技 董事长陈巍通过分析苹果公司与其芯片代工厂台积电的专利和论文，对这一先进封装技术进行解读。

2022年3月，苹果又一次触动了 芯片界的 游戏 规则 。苹果发布的M1 Ultra芯片，是迄今为止该公司最强大的芯片，却是一个“ 拼装货 ”。尽管很多计算芯片已采用Chiplet（芯粒）技术提升性能，但“拼装货”M1 Ultra的性能还是让 PC界震撼 了。

M1 Ultra支持高达128GB的高带宽、低延迟统一内存，支持20个CPU核心、64个GPU核心和32核神经网络引擎，每秒可运行高达22万亿次运算，提供的GPU性能是苹果M1芯片的8倍，提供的GPU性能比最新的16核PC台式机还高90%。

苹果的新M1 Ultra芯片“拼装”性能之所以成为可能，要归功于其 UltraFusion架构 。其实，UltraFusion功能早已内置于之前发布的苹果M1 Max芯片中，但直到3月的苹果Peek Performance活动才被明确提出。

苹果公司M1 Ultra的UltraFusion架构

M1 Ultra芯片的UltraFusion架构使用 硅中介层（Silicon Interposer） 和 微型凸块（Micro-Bump） ，将芯片连接到超过10,000个信号。

该技术提供2.5TB/s的超高处理器间带宽，以及低延迟。这一性能是其他多芯片互连技术带宽的4倍多。这个速率带宽也明显领先于英特尔、AMD、Arm、台积电和三星等众多行业巨头组成的通用芯粒互连联盟（UCIe）当前的性能。

英特尔等巨头主推的UCIe

根据苹果公司和台积电已发表的专利和论文，我们从2.5D/3D互连和技术层面解析UltraFusion封装架构。

一、芯片封装走向2.5D/3D互连

按摩尔定律描述，芯片上的晶体管数量每24个月翻一番。这对于CPU、GPU、FPGA和DSA依然适用。

芯片晶体管数量逐渐增长（Y. H. Chen et al., 2020）

随着芯片算力呈指数级增长，芯片尺寸逐渐 超出光刻掩模版尺寸 ，系统级封装（System on Package，SoP），特别是Chiplet技术，成为维持摩尔定律，超越掩模版限制的有效方式。（Y. H. Chen et al., 2020）

图灵奖得主姚期智院士也非常重视Chiplet技术，在2020年指导成立了中国自己的 Chiplet产业联盟 ，该联盟与北极雄芯共同为国内设计企业提供Chiplet交流合作的平台和高性价的解决方案。

高性价比的Chiplet方案（北极雄芯/中国Chiplet产业联盟提供）

通过快速发展的片间互连技术和封装技术，摩尔定律从单独的晶体管缩放（摩尔定律1.0）演变为系统级缩放（被业界戏称为 摩尔定律2.0） 。

片间互连技术逐年快速发展（Y. H. Chen et al., 2020）

封装从2D（二维）逐渐发展到 2.5D和3D 。集成电路从扩大面积和立体发展两条路来提升整体性能。

封装从2D（二维）逐渐发展到2.5D和3D（Kuo-Chung Yee et al., 2020）

二、从苹果台积电专利论文，解析UltraFusion架构

从M1 Ultra发布的UltraFusion图示，以及苹果及其代工厂（台积电）的公开专利和论文来看，UltraFusion应是基于台积电第五代CoWoS Chiplet技术的互连架构。

苹果公司Chiplet专利与M1 Ultra（参考专利US 20220013504A1）

Chip-on-Wafer-on-Substrate with Si interposer （CoWoS-S）是一种基于TSV的多芯片集成技术，被广泛应用于高性能计算（HPC）和人工智能（AI）加速领域。

随着CoWoS的进步，可制造的中介层（Interposer）面积稳步增加，从一个全掩模版尺寸（大约830mm2）到两个掩模版尺寸（大约1700mm2）。中介层的面积决定了最大的封装后的芯片的面积。

第5代CoWoS-S（CoWoS-S5）达到了大至三个全光罩尺寸（~2500mm2）的水平。通过 双路光刻拼接 方法，该技术的硅中介层可容纳1200mm2的多个逻辑芯粒和八个HBM（高带宽内存）堆栈。芯粒与硅中介层的采用面对面（Face to Face，互连层与互连层对接）的连接方式。

CoWoS技术所能承载的总芯片面积逐渐增大（P. K. Huang 2021）

在UltraFusion技术中，通过使用 裸片缝合（Die Stitching） 技术，可将4个掩模版拼接来扩大中介层的面积。在这种方法中，4个掩模被同时曝光，并在单个芯片中生成四个缝合的“边缘”。

UltraFusion架构互连技术（单层与多层，参考专利US 20220013504A1/US 20210217702A1）

根据苹果公司的专利显示，在这一技术中，片间互连可以是单层金属，也可以是 多层金属 。（US 20220013504A1/US 20210217702A1）

三、六大技术特别优化

UltraFusion不仅仅是简单的物理连接结构。在这一封装架构中，有几项特别优化过的技术。（P. K. Huang 2021）

1）低RC互连

在UltraFusion中，有新的低RC（电容x电阻=传输延迟）金属层，以在毫米互连尺度上提供更好的片间信号完整性。

与多芯片模块（MCM）等其他封装解决方案相比，UltraFusion的中介层在逻辑芯粒之间或逻辑芯粒和存储器堆栈之间提供密集且短的金属互连。片间完整性更好，且能耗更低，并能以更高的时钟速率运行。这种新的中介层互连方案将走线电阻和通孔电阻降低了50%以上。

跨中介层传输的互连功耗控制（US 20210217702A1）

2）互连功耗控制

苹果的专利显示，UltraFusion使用了可关闭的缓冲器（Buffuer），进行互连缓冲器的功耗控制，有效降低暂停的互连线的能耗。

3）优化TSV

高纵横比的硅通孔（TSV）是硅中介层技术另一个非常关键的部分。UltraFusion/CoWoS-S5重新设计了TSV，优化了传输特性，以适合高速SerDes传输。

4）集成在中介层的电容（iCAP）

UltraFusion在中介层集成了深沟槽电容器（iCap），帮助提升芯片的电源完整性。集成在中介层的电容密度超过300nF/mm2，帮助各芯粒和信号互连享有更稳定的供电。

5）新的热界面材料

UltraFusion通过集成在CoWoS-S5中的新型非凝胶型热界面材料（TIM），热导率>20W/K，覆盖率达到100%，为各个高算力芯粒提供更好的散热支持，从而增强整体散热。

通过Die-Stitching提高良率并降低成本（US 20220013504A1）

6）通过Die-Stitching技术有效提升封装良率降低成本

UltraFusion中，仅将KGD（Known Good Die）进行键合，这样避免了传统的WoW（Wafer on Wafer）或CoW（Chip on Wafer）中失效的芯粒被封装的问题，进而 提升封装后的良率 ，降低了整体的平均成本。（坏的芯片越少，在固定的流片和研发费用前提下，单芯片平均成本就越低）

四、结语：为更强算力芯片提供想象空间

本文中，我们从苹果公司和台积电的专利和论文出发，对UltraFusion技术进行了初步的解析。

UltraFusion充分结合了封装互连技术、半导体制造和电路设计技术，为整合面积更大、性能更高的算力芯片提供了 巨大的想象空间 ，为计算架构的发展提供了非常好的助力和参照。

MC83030和MC84040C。MC83030和MC84040C的组成成分是真空半导体铝材材料，拥有极高的抗弯曲和抗高温能力。真空半导体铝材材料由铝和其它合金元素制造的制品。通常是先加工成铸造品、锻造品以及箔、板、带、管、棒、型材等后，再经冷弯、锯切、钻孔、拼装、上色等工序而制成。

分类: 电脑/网络 >>硬件

解析:

嵌入式系统的发展速度正在加快。有统计称，其应用已超过整个计算机应用的40%，是一个十分庞大的市场。在嵌入式系统领域，多家企业正携其MCU、DSP、ASIC或X86架构CPU平台寻觅商机，抢占市场。

嵌入式系统无处不在

“很多人问我，什么应用领域可以使用嵌入式系统，我告诉他们，我只能说出不使用嵌入式系统的地方。”北京航空航天大学何立民教授在不久前举办的一次嵌入式系统研讨会上说，“可以说，嵌入式系统已经无处不在。”

在PC市场已趋于稳定的今天，嵌入式系统市场的发展速度却正在加快。“由于嵌入式系统所依托的软件和硬件技术得到了快速发展，因此这几年嵌入式系统自身获得了快速发展。”中国软件行业协会嵌入式系统分会副理事长兼秘书长郭淳学介绍说。据有关统计数据表明，嵌入式系统产品的应用已超过整个计算机应用的40%。而根据美国嵌入式系统专业杂志RTC报道，在21世纪初的10年中，全球嵌入式系统市场需求量具有比PC市场大10倍到100倍的商机。有机构估计，全世界嵌入式系统产品潜在的市场将超过1万亿美元。

随着技术的发展，业内对嵌入式系统的定义也越来越清晰。郭淳学认为，那些为具体应用设计制造的专用计算机系统就是嵌入式系统。“它是微处理器、大规模集成电路、软件技术和各种具体的行业应用技术相结合的结果，其中各种软件技术占了嵌入式系统80%的工作量。”郭淳学介绍说，“可以说，嵌入式系统是不可垄断、需要不断创新的技术。”

“嵌入式系统可以分为两类，最早的是‘板’上系统，现在已经发展为‘片’上系统。”郭淳学总结说。其中，“板”上系统指的是采用通用微处理器如单片机，或嵌入式微处理器如ASIC、DSP和FPGA等可配置 *** 作系统的半导体产品在PCB(印制电路板)上“拼装”成的系统，而“片”上系统指的是采用单片机或嵌入式微处理器的IP在集成电路内“拼装”成的系统。

目前，这两种“拼装”的嵌入式产品已经在航空航天、交通、电子、通信、工控、金融、家电等行业得到广泛应用，成为电子信息产业巨大的增长点。

谁将成为“Intel第二”

在PC领域，CPU帮助Intel公司赚得盆满钵溢。在嵌入式系统市场，谁将成为“Intel第二”？

不同于PC以CPU作为核心，在嵌入式系统中，MCU、DSP以及某些ASIC平台一直扮演着核心的角色。

而近来，一些原来用在PC机上的X86架构CPU也转窥这一市场，使嵌入式系统的核心出现了诸侯纷争的局面。

MCU可以说是嵌入式系统的元老。在各种信息家电、网络设备、工业仪器仪表和汽车电子中，都有它的身影。随着各种新应用提出越来越多的高要求，MCU产品已经从4位、8位、16位产品发展到现在的32位产品，其所集成的闪存和ADC也越来越多。MCU的特点是控制能力强，而计算能力有限，所以它一直担当那些对控制能力有所偏重的嵌入式系统的核心。据WSTS预测，2005年全球MCU市场将达125亿美元。飞思卡尔、微芯、瑞萨、ATMEL、东芝及飞利浦是这一市场的佼佼者，这些企业一直在创新，从而扩展MCU的领地。

而以DSP为核心的嵌入式系统市场这几年发展一直很快。“由于它具有小巧、低功耗、高性能等特性，所以非常适合那些运算量大，对外型有个性要求的嵌入式产品。例如，具有指纹识别功能的电子门锁这类应用。”德州仪器北京办事处半导体事业部DSP业务经理郑小龙先生介绍说，“指纹识别需要大量的运算，而电子门锁要求低功耗，对外型的设计也是五花八门，所以DSP是这类嵌入式系统产品的首选。”德州仪器在DSP市场一直很强，这两年一直协助其合作伙伴开发基于DSP产品的各种嵌入式系统产品，以开拓嵌入式市场。而DSP在各种多媒体嵌入式应用如可视电话、机顶盒、便携视频播放器等领域也崭露头角。“用DSP来做多媒体产品最大的优势是它可以进行软件的在线升级，这样，新的流媒体格式出来后，原有的产品可以通过软件升级来适应新的编解码格式需求。”新晔电子(香港)有限公司现场应用工程师张涛介绍说。据WSTS预测，DSP市场今年将达84亿美元，其中发展较快的是嵌入式DSP市场，其市场规模已接近通用DSP的两倍。

除了MCU和DSP，一些ASIC芯片也成为某些专业领域嵌入式平台的核心芯片，例如多媒体处理器就已经成为多媒体嵌入式系统的核心芯片。由于它的内部结构专门针对音频及视频应用设计，是一个音视频处理的ASIC芯片，因此，在多媒体音视频处理方面具有速度快、成本低、功耗低等特点。它最早应用在多媒体手机中，现在已经逐步进入IP机顶盒、PMP(个人媒体播放器)等3C融合产品中。而随着3C与3G市场的发展，多媒体处理器的发展领域也将更加宽广。不过，与DSP相比，它不能进行在线升级，因此要在最初设计时就要顾及未来发展的需求。飞思卡尔、意法半导体、飞利浦及瑞萨等企业基于自己的多媒体处理器产品，都开发出越来越多的多媒体嵌入式应用系统产品。

而另一个让人关注的动向就是这两年开始进军嵌入式系统市场的X86架构CPU。X86架构CPU一直因其功耗大、体积大而被排除到嵌入式系统之外。而近几年来，威盛电子设计并推出了功耗小、集成度高、体积小(最小的只有10mm×10mm)的CPU，完全适用于嵌入式系统市场。与DSP和多媒体处理器相比，X86架构CPU具有高性能(主频可达1.5GHz)，像PC机一样可以处理所有媒体格式，具有开发周期短、软件平台丰富等优势。其中，最重要的一点是其软件可以实现从高端通信产品、消费电子到普通手机等任何平台的兼容。不过，X86架构CPU目前面临的最大问题是刚刚进入这个市场，如何寻找并选择合适的应用领域，并降低相应应用的成本是其今后发展要面临和解决的问题。

是MCU、DSP、ASIC还是X86架构CPU能够最终主导嵌入式市场？有业内专家称，上述平台都有其最适合的应用领域，但在那些发生重叠的市场，就要看谁最终能提供最优性价比的产品了。

---