芯片为什么不能做成立体的？如球体，立方体等？

题主的这个问题的确是我们通常会忽略的。芯片作为自动数据处理设备，包括服务器、计算机、手机等等产品的“大脑”，它的性能决定了设备处理数据的效率，直接影响着设备工作能力的强弱。在美国制裁华为事件发生后，几乎一夜之间，全 社会 的目光都聚焦 在了芯片上，什么7纳米，10纳米技术，ARM架构，等等。芯片为越来越多的人所熟悉，人们看到了电路板中央那个薄薄的小四方块。

对于芯片的外形特点，可以肯定的是没有绝对的0厚度，所以芯片都有一定的厚度，因此严格来讲，所有芯片都是立体的。至于为什么不把芯片做成球体，立方体等呢？这要从芯片本身和芯片所应用的安装环境说起。

首先，芯片是半导体技术发展的必然结果。我们都知道，老式的电子设备里都是各种大小不一的“灯泡”，这些“灯泡”就是电子管，它的特点是体积大，发热高，效率低。随着半导体技术的发展，晶体管出现了，它完美取代了电子管，使得电子设备的体积大大缩小，工作效率大大提高。到了大规模集成电路时代，晶体管也被缩小成几乎肉眼都不可清晰辨识的大小，然后将成千上万个晶体管，集中布置在指甲盖大小的电路板上，这就是芯片的基本构成。它的出现使得设备运算的速度得到了质的飞跃，大大推动了计算机技术的发展。从设计，生产和使用的便利性上来讲，平面布局是最优化、最经济的集成方式，便于生产制造和使用。

其次，任何电子设备的设计目标之一就是小、轻、便，因此最大化的将产品做小、做薄是设计和制造流程的重要组成部分。“平面化”的芯片集合平面化布局的电路，就是最大限度的实现了薄和小的目标，再经过合理的工业设计，让产品的体积实现最优。如果芯片做成球体或者立方体等，那么无疑会大大增加厚度，为了将电路装进产品中，产品设计也必然要扩大体积，这显然不符合人们对轻、小、便的要求。

不过，得益于芯片技术的巨大发展，也出现了“立体”芯片。从内部看，它是多层的碳纳米管层构，逻辑片层之间是储芯片层，就和三明治一样，这种多层的逻辑结构提高了芯片的运算效率，降低了发热。然而，只有头发直径二十亿分之一的碳纳米管，无论他们怎样的多层排列，芯片的外形和厚度还是和现在芯片的一样，厚度依然非常薄，即使是"立体“的，它的外形还是那种小小的，薄薄的四方块。

现在很多的固态硬盘，64层，96层，它真是立体的。很多年前intel的处理器就是多层的。

手机处理器和存储芯片是独立的芯片，但是能在电路板上上下两层重叠焊在一起，也是立体的另一种形式

怎么作都行，前题是你能不能做出来

1.为什么要四方？因为规则有利于定位排线，方便生产制作；2.为什么要控制厚度，因为手机的主板空间允许芯片横向发展，不允许纵向发展。3.扁平在电路板上的焊接牢固，球形芯片受力容易松脱。

芯片是立体的啰，只是你感觉不到而已。

这就跟你手机屏幕没做在侧边是一个道理

首先是散热问题，太厚了都会影响散热，再就是电磁干扰问题。

新兴技术的到来不断推动时代的发展。在PC时代，英特尔技术创新很大程度上是依赖于晶体管密度提高和CPU架构的创新。而走进数据时代，英特尔开始建立起全新路径。去年年底，在2018年12月英特尔“架构日”活动上，英特尔首次提出“六大技术支柱”的概念，也就是制程&封装、架构、内存和存储、互连、安全、软件。

英特尔副总裁兼封装测试技术开发部门总经理Babak Sabi、英特尔院士兼技术开发部联合总监Ravi V.Mahajan、英特尔封装研究事业部组件研究部首席工程师Adel Elsherbin、英特尔制程&封装部门技术营销总监Jason Gorss，四位英特尔封装技术专家齐聚上海，分享英特尔未来路线图及其对封装技术的整体愿景。

英特尔的六脉神剑

所谓“六脉神剑”，是武侠小说《天龙八部》中大理段式的最高武功绝学。这六大技术支柱犹如六脉神剑，给英特尔加了极高的“武力值”。Jason Gorss对六大技术支柱做了详细介绍。

在制程&封装层面，英特尔集中在晶体管和封装两大领域进行创新，晶体管层面，希望未来尺寸会越来越小，并且功耗越来越下降，因此这是其晶体管领域主要的创新方向。

在架构层面，英特尔过去一直通用的是X86架构。在进入到新时代以后，必须要掌握更多不同架构的组合，以满足更加专属的特定领域的需求，包括像FPGA、图像处理以及针对人工智能加速等等。而在内存和存储领域，Jason Gorss坦言，英特尔正面临一个全新的瓶颈，希望可以开发更加领先的技术和产品，可以继续消除传统内存和存储层级结构中的固有瓶颈，同时也可以实现加速互连。

在互连层面，不仅是数据的存储需要加大创新，Jason Gorss认为数据之间的互连和流通也是非常重要的，这是为什么英特尔在互连领域要投资不同层级的互连技术，希望可以更好满足在数据层面或者是封装内的数据流通。

在软件层面和硬件层面，英特尔已致力于实现最高的性能。但Jason Gorss表示至少还有另外两个维度可以进一步大幅度提高性能，其中软件就是非常重要的一个环节。英特尔在全球已经有超过1.5万名工程师，可以说远远超过其他任何一家市面上的主流企业，Jason Gorss称，英特尔也会继续在软件领域继续大展拳脚，继续加强软件领域的创新。

在安全层面，Jason Gorss表示，安全是一切的核心，不管做任何事情，任何创新技术，安全都是英特尔考虑的最中间的要素，因为它可以为其他一切的发展提供可靠的基础。

英特尔的六大技术支柱不仅颠覆了传统，也对业内众多企业造成了威胁。正如Jason Gorss所说，市面上没有任何一家企业可以像英特尔一样，可以为所有客户和相关方提供如此全面的解决方案。

在现代半导体中，焦点通常集中在工艺节点本身，封装作为其中的一个推动因素往往被忽视。芯片封装在电子供应链中看似不起眼，却一直发挥关键作用。作为处理器和主板之间的物理接口，封装为芯片的电信号和电源提供了一个着陆区。迈向以数据为中心的时代，先进封装将比过去发挥更重大的作用。Jason Gorss表示：“多年来业界并没有在先进封装上投入太多精力，但近年来情况发生了变化。先进封装已成为各公司打造差异化优势的一个重要领域，以及一个能够提升性能、提高功率、缩小外形尺寸和提高带宽的机会。”

你所不知道的封装流程

Babak Sabi在会上介绍了英特尔封装测试的全流程。一般来说，芯片的封装测试会经历以下几个步骤：

测试晶圆，选择哪种芯片会更合适；

硅片处理，将晶圆分割成更小的裸片；

已知合格芯片（KGD），连接到裸片上的具体接口以及插口，通过这种方法来对裸片进行测试，确保提交给客户所有的芯片都是质量合格的；

封装，将裸片结合基板以及其他的封装材料，共同封装在一起；

统一测试，对完成封装的芯片以及基板进行统一的测试，确保它们可以正常运作；

完成，确保整个芯片包括封装都会正常运行；

交付客户。

请点击输入图片描述

当然，英特尔也会涉及到封装的其他领域，包括有关供电、信号的传导、插座及连接器的开发，还有机械完整性以及表面切装工艺等的设计，以及高速的信号传导以及封装测试。Babak Sabi透露，英特尔可以开发非常小的封装，如图这个裸片上面叠了三层，非常小，非常薄，CPU还有底层的裸片，加上上层的存储器单元。

请点击输入图片描述

多种封装优势

“为实现MCP（先进的多芯片封装架构），英特尔的封装并不算复杂，把多个功能内部在封装内实现芯片和小芯片的连接，同时也可以帮助整体芯片实现单晶片系统和片上系统的功能。为了做到这一点，我们必须要确保整个裸片上的小芯片连接必须是低功耗、高带宽而且是高性能的。” Ravi Mahajan这样说道。为了实现该愿景，英特尔将低延时、高互连速度以及高性能作为三大技术开发目标。

Ravi Mahajan解释道，已知具体的线路板上分别有CPU，GPU，电压调节器以及内存的子系统等，共用的面积大概是4000平方毫米，英特尔通过独特的封装技术，可以把尺寸缩小到不到700平方毫米。系统面积大幅减少，造成物理距离缩减，因此对电压调节会做得更加高效，还可以带来更加高速的信号传递。得益于上述说到的高速的信号传导，延迟也可以得到下降。

英特尔还有另一个封装优势，支持多种节点的混合集成。Ravi Mahajan继续说道，这可以在上面可以实现多个不同元器件的集成，它的尺寸也会变得继续减少。早在2014年，英特尔的PCB板的厚度就已经在100微米左右，2015年开始实现无核的技术，换句话说，英特尔的封装已经是无核的了。

Ravi Mahajan表示，在未来，英特尔并不仅仅是把硅片叠到封装上，还可以把硅片直接放到封装里面，就是嵌入式桥接。由于先进封装技术的出现，英特尔是业内首家提出这套技术解决方案的提供商，可以让系统变得更薄，同时也可以让芯片尺寸变得更小。

再来是高速信号，Ravi Mahajan称，信号在整个半导体及芯片的表面来进行传递的，会受到金属表面粗糙度的影响，可能随着整个信号的传递而受到损耗。英特尔有专门的制造技术会大幅降低金属表面粗糙度，同时可采用全新的布线方法，来减少其间的串扰。除此之外，英特尔也采用空隙布线全新的一套生产工艺和流程，能更好的通过电介质堆栈的设计，进一步减少两者之间信号传导的损耗。现在，英特尔通过先进封装技术，信号传导速度可达112Gbps，未来希望达到224的数量级。

先进的多芯片封装架构

在高密度以及高带宽的互连方面，英特尔推出了先进的多芯片封装架构。Ravi Mahajan首先解释了两个术语：3D互连，指的就是两个裸片叠在一起；2D互连，指的是两个裸片进行水平的连接。这是数据传导时的两种方式，第一种是导线数量少，速度快；另一种是导线数量多，但传输速度慢。相比较之下，并行能大幅降低延迟、提升速度，如果经过良好设计，甚至可将整个能耗降低约10个百分比，这需要有先进的封装技术予以配合。

1、EMIB（嵌入式多芯片互连桥接）

说到2D的平面多芯片封装，这方面，英特尔一般考虑的是可以做到多薄以及几个裸片之间的间距到底是多少。英特尔采用独特的竞争优势EMIB（嵌入式多芯片互连桥接），实现更好的导线密度。其在局部做高密度布线，而非在全局做高密度布线，因为往硅中介层上叠加的裸片必须比硅中介层要小，否则成本会大幅上升。这样一来，英特尔可以同时具备两项技术，成本更低，性能更优化，一旦有需要，可以进行两种技术间的切换。

2、Foveros （3D立体芯片封装技术）

据资料显示，Foveros 3D封装技术带来了3D堆叠的显著优势，可实现逻辑对逻辑（logic-on-logic）的集成，为芯片设计提供极大的灵活性。该封装技术也成为继2018年推出EMIB 2D封装技术之后的下一个技术飞跃。这使得英特尔的有源基础裸片，可在非常小的面积上可以进行堆叠。目前其间距可做到50微米，英特尔已有先进技术可将其做到10微米甚至更小，这取决于系统的设计方法，每平方毫米IO则可以从400到10000来进行选择。

3、Co-EMIB（EMIB+Foveros）

Co-EMIB就是EMIB和Foveros两个技术之间的集成，可以把2D和3D芯片进行融合，将超过两个不同的裸片来进行叠加，具体的叠加可以在水平和垂直方向实现。这样的话可以有更好的灵活度，把它进行不同层面的分割，并且把它放在同一个封装内进行实现。

整个业界都在不断推动先进多芯片封装架构的发展，更好的满足高带宽、低功耗的需求。为实现构建未来封装，英特尔也做了一些准备。

构建未来封装的多手准备

“在封装互连技术方面，主要有两种方式，一种把主要相关功能在封装上进行集成。其中一个就是把电压的调节单元从母板上移到封装上，通过这种方式实现全面集成的电压调节封装。另外一个是称之为SOC片上系统分解的方式，我们会把具备不同功能属性的小芯片来进行连接，并放在同一封装里，通过这种方法可以实现接近于单晶片的特点性能和功能。” Adel Elsherbini说道，他是英特尔封装研究事业部组件研究部首席工程师。Adel Elsherbini称，不管是选择哪一种的实现路径，都需要做到异构集成和专门的带宽需求，而异构集成和专门的带宽需求也可以帮助实现密度更高的多芯片集成。互连方面主要考虑进一步降低延迟，上升带宽。

具体微缩方向有三种，一种是用于堆叠裸片的高密度垂直互连，可以大幅度的提高带宽，同时也可以实现高密度的裸片叠加。第二种是全局的横向互连。在未来随着小芯片使用的会越来越普及。第三个是全方位互连，可以实现之前所无法达到的3D堆叠带来的性能。

1.高密度垂直互连

它主要是靠每平方毫米有多少个桥凸来进行界定。因为芯片的尺寸可能会变得越来越小，为了保证足够的带宽，必须要在导线上下功夫，传统基于焊料的技术已经快要到极限了，这就是英特尔为什么要使用全新的技术，其中一个就是混合键合。通过混合键合的方法，间距上可做到10微米，在桥凸和互连密度上，英特尔也都可以做到更好。

高密度垂直互连具有多种优势，比如通过中介层对裸片进行互连，裸片传导需要通过互连引线进行，间距逐渐微缩，使得电容更少、时延更低、串扰更少，因为间距变窄，电容和电压在对等线高上，可以大幅降低功耗，大幅提高信号完整性和新能。

2.全横向互连

全横向互连会用每毫米的引线数量进行衡量。英特尔现可做到在小芯片间的高密度互连，未来随着小芯片尺寸越来越小，希望控制成本的同时，在整个封装层面均实现小芯片互连。横向互连需要考虑直线间距，直线间距越短，同样面积就可以安装更多硅片，信号传导距离也越短。现在，英特尔基本使用硅后端布线来实现。

使用有机中介层是更好的方案，因为它比硅的成本更低。但是，用有机中介层有一个弱势，就是必须要进行激光钻孔，而进行激光钻孔需要较大的捕获焊盘，如果信号需在这些较大的焊盘间传递，它的密度就会受限，进而影响其性能。为了解决这一挑战，英特尔开发了基于光刻定义的无未对准通孔（ZMV），可实现导线和通孔宽度的一致，这样就不需要焊盘进行连接，也不会牺牲传导速度。

3.全方位互连

全方位互连（ODI）可以带来使得上下方基础裸片带宽速度特别快；小芯片可以直接获得封装的供电，无需中间通孔；基础裸片无需比上方搭载小芯片的面积总和更大这些优势，结合之前介绍的架构，可以将延迟降低2.5倍，功耗缩短15%，带宽提高3倍。

Adel Elsherbini表示，这三种互连方式都可以提高每立方毫米上的功能并实现类似于单镜片的性能。

在异构和以数据为中心的时代，数据量越来越庞大，英特尔围绕这些挑战发力，并着手开发新的技术以及解决方案，希望进一步满足数据量增长和存储方面的大规模的需求。EMIB、Foveros、Co-EMIB等技术将为英特尔提供强大的能力，这些不同的技术针对不同的应用需求，可以有针对性地组合使用。

英特尔将先进封装技术将与其世界级制程工艺相结合，从晶体管再到整体系统层面的集成，为客户提供全面的解决方案。正如Jason Gorss所说，半导体行业发展非常迅速，正是由于英特尔这些独有的能力，可以帮助我们更好地预测高速发展的半导体行业可能会出现的各项问题，并且及时进行干预。

半导体封装简介:半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后，被切割为小的晶片（Die），然后将切割好的晶片用胶水贴装到相应的基板（引线框架）架的小岛上，再利用超细的金属（金、锡、铜、铝）导线或者导电性树脂将晶片的接合焊盘（Bond Pad）连接到基板的相应引脚（Lead）,并构成所要求的电路；然后再对独立的晶片用塑料外壳加以封装保护，塑封之后，还要进行一系列 *** 作，如后固化（Post Mold Cure）、切筋和成型（Trim&Form）、电镀（Plating）以及打印等工艺。封装完成后进行成品测试，通常经过入检（Incoming）、测试（Test）和包装（Packing）等工序，最后入库出货。典型的封装工艺流程为：划片 装片 键合 塑封 去飞边 电镀 打印 切筋和成型 外观检查 成品测试 包装出货。1 半导体器件封装概述电子产品是由半导体器件(集成电路和分立器件)、印刷线路板、导线、整机框架、外壳及显示等部分组成，其中集成电路是用来处理和控制信号，分立器件通常是信号放大，印刷线路板和导线是用来连接信号，整机框架外壳是起支撑和保护作用，显示部分是作为与人沟通的接口。所以说半导体器件是电子产品的主要和重要组成部分，在电子工业有“工业之米"的美称。我国在上世纪60年代自行研制和生产了第一台计算机，其占用面积大约为100 m2以上，现在的便携式计算机只有书包大小，而将来的计算机可能只与钢笔一样大小或更小。计算机体积的这种迅速缩小而其功能越来越强大就是半导体科技发展的一个很好的佐证，其功劳主要归结于：(1)半导体芯片集成度的大幅度提高和晶圆制造(Wafer fabrication)中光刻精度的提高，使得芯片的功能日益强大而尺寸反而更小；(2)半导体封装技术的提高从而大大地提高了印刷线路板上集成电路的密集度，使得电子产品的体积大幅度地降低。半导体组装技术(Assembly technology)的提高主要体现在它的封装型式(Package)不断发展。通常所指的组装(Assembly)可定义为：利用膜技术及微细连接技术将半导体芯片(Chip)和框架(Leadframe)或基板(Sulbstrate)或塑料薄片(Film)或印刷线路板中的导体部分连接以便引出接线引脚，并通过可塑性绝缘介质灌封固定，构成整体立体结构的工艺技术。它具有电路连接，物理支撑和保护，外场屏蔽，应力缓冲，散热，尺寸过度和标准化的作用。从三极管时代的插入式封装以及20世纪80年代的表面贴装式封装，发展到现在的模块封装，系统封装等等，前人已经研究出很多封装形式，每一种新封装形式都有可能要用到新材料，新工艺或新设备。驱动半导体封装形式不断发展的动力是其价格和性能。电子市场的最终客户可分为3类：家庭用户、工业用户和国家用户。家庭用户最大的特点是价格便宜而性能要求不高；国家用户要求高性能而价格通常是普通用户的几十倍甚至几千倍，主要用在军事和航天等方面；工业用户通常是价格和性能都介于以上两者之间。低价格要求在原有的基础上降低成本，这样材料用得越少越好，一次性产出越大越好。高性能要求产品寿命长，能耐高低温及高湿度等恶劣环境。半导体生产厂家时时刻刻都想方设法降低成本和提高性能，当然也有其它的因素如环保要求和专利问题迫使他们改变封装型式。2 封装的作用封装(Package)对于芯片来说是必须的，也是至关重要的。封装也可以说是指安装半导体集成电路芯片用的外壳，它不仅起着保护芯片和增强导热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁和规格通用功能的作用。封装的主要作用有：(1)物理保护。因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降，保护芯片表面以及连接引线等，使相当柔嫩的芯片在电气或热物理等方面免受外力损害及外部环境的影响；同时通过封装使芯片的热膨胀系数与框架或基板的热膨胀系数相匹配，这样就能缓解由于热等外部环境的变化而产生的应力以及由于芯片发热而产生的应力，从而可防止芯片损坏失效。基于散热的要求，封装越薄越好，当芯片功耗大于2W时，在封装上需要增加散热片或热沉片，以增强其散热冷却功能；5～1OW时必须采取强制冷却手段。另一方面，封装后的芯片也更便于安装和运输。(2)电气连接。封装的尺寸调整(间距变换)功能可由芯片的极细引线间距，调整到实装基板的尺寸间距，从而便于实装 *** 作。例如从以亚微米(目前已达到0．1 3μm以下)为特征尺寸的芯片，到以10μm为单位的芯片焊点，再到以100μm为单位的外部引脚，最后剑以毫米为单位的印刷电路板，都是通过封装米实现的。封装在这里起着由小到大、由难到易、由复杂到简单的变换作用，从而可使 *** 作费用及材料费用降低，而且能提高工作效率和可靠性，特别是通过实现布线长度和阻抗配比尽可能地降低连接电阻，寄生电容和电感来保证正确的信号波形和传输速度。(3)标准规格化。规格通用功能是指封装的尺寸、形状、引脚数量、间距、长度等有标准规格，既便于加工，又便于与印刷电路板相配合，相关的生产线及生产设备都具有通用性。这对于封装用户、电路板厂家、半导体厂家都很方便，而且便于标准化。相比之下，裸芯片实装及倒装目前尚不具备这方面的优势。由于组装技术的好坏还直接影响到芯片自身性能的发挥和与之连接的印刷电路板(PCB)的设计和制造，对于很多集成电路产品而言，组装技术都是非常关键的一环。3 封装的分类半导体(包括集成电路和分立器件)其芯片的封装已经历了好几代的变迁，从DIP、SOP、QFP、PGA、BGA到MCP再到SIP，技术指标一代比一代先进，包括芯片面积与封装面积之比越来越接近于1，适用频率越来越高，耐温性能越来越好，引脚数增多，引脚间距减小，重量减小，可靠性提高，使用更加方便等等。封装(Package)可谓种类繁多，而且每一种封装都有其独特的地方，即它的优点和不足之处，当然其所用的封装材料、封装设备、封装技术根据其需要而有所不同。

---