半导体外延生长有哪些方式

外延(Epitaxy, 简称Epi)工艺是指在单晶衬底上生长一层跟衬底具有相同晶格排列的单晶材料，外延层可以是同质外延层(Si/Si)，也可以是异质外延层(SiGe/Si 或SiC/Si等)；同样实现外延生长也有很多方法，包括分子束外延(MBE)，超高真空化学气相沉积(UHV/CVD)，常压及减压外延(ATM &RP Epi)等等。本文仅介绍广泛应用于半导体集成电路生产中衬底为硅材料的硅(Si)和锗硅(SiGe)外延工艺。根据生长方法可以将外延工艺分为两大类(表1)：全外延(Blanket Epi)和选择性外延(Selective Epi, 简称SEG)。工艺气体中常用三种含硅气体源：硅烷(SiH4)，二氯硅烷(SiH2Cl2, 简称DCS) 和三氯硅烷(SiHCl3, 简称TCS)；某些特殊外延工艺中还要用到含Ge和C的气体锗烷(GeH4)和甲基硅烷(SiH3CH3)；选择性外延工艺中还需要用到刻蚀性气体氯化氢(HCl)，反应中的载气一般选用氢气(H2)。 外延选择性的实现一般通过调节外延沉积和原位(in-situ)刻蚀的相对速率大小来实现，所用气体一般为含氯(Cl)的硅源气体DCS，利用反应中Cl原子在硅表面的吸附小于氧化物或者氮化物来实现外延生长的选择性；由于SiH4不含Cl原子而且活化能低，一般仅应用于低温全外延工艺；而另外一种常用硅源TCS蒸气压低，在常温下呈液态，需要通过H2鼓泡来导入反应腔，但价格相对便宜，常利用其快速的生长率（可达到5 um/min）来生长比较厚的硅外延层，这在硅外延片生产中得到了广泛的应用。IV族元素中Ge的晶格常数(5.646A与Si的晶格常数(5.431A差别最小，这使得SiGe与Si工艺易集成。在单晶Si中引入Ge形成的SiGe单晶层可以降低带隙宽度，增大晶体管的特征截止频率fT(cut-off frequency)，这使得它在无线及光通信高频器件方面应用十分广泛；另外在先进的CMOS集成电路工艺中还会利用Ge跟Si的晶格常数失配(4%)引入的晶格应力来提高电子或者空穴的迁移率(mobility)，从而增大器件的工作饱和电流以及响应速度，这正成为各国半导体集成电路工艺研究中的热点。由于本征硅的导电性能很差，其电阻率一般在200ohm-cm以上，通常在外延生长的同时还需要掺入杂质气体(dopant)来满足一定的器件电学性能。杂质气体可以分为N型和P型两类：常用N型杂质气体包括磷烷(PH3)和砷烷(AsH3)，而P型则主要是硼烷(B2H6)。硅及锗硅外延工艺在现代集成电路制造中应用十分广泛，概括起来主要包括：1．硅衬底外延：硅片制造中为了提高硅片的品质通常在硅片上外延一层纯净度更高的本征硅；或者在高搀杂硅衬底上生长外延层以防止器件的闩锁（latch up）效应。2．异质结双极晶体管（Hetero-junction Bipolar Transistor,简称HBT)基区(base)异质结SiGe外延(图1)：其原理是在基区掺入Ge组分，通过减小能带宽度,从而使基区少子从发射区到基区跨越的势垒高度降低，从而提高发射效率γ, 因而，很大程度上提高了电流放大系数β。在满足一定的放大系数的前提下，基区可以重掺杂，并且可以做得较薄，这样就减少了载流子的基区渡越时间，从而提高器件的截止频率fT (Cut-Off Frequency)，这正是异质结在超高速，超高频器件中的优势所在。 3．CMOS源(source)漏(drain)区选择性Si/SiGe外延：进入90nm工艺时代后，随着集成电路器件尺寸的大幅度减小，源漏极的结深越来越浅，需要采用选择性外延技术 (SEG)以增厚源漏极(elevated source/drain)来作为后续硅化(silicide)反应的牺牲层(sacrificial layer) (图2)，从而降低串联电阻，有报道称这项技术导致了饱和电流(Idsat)有15％的增加。 而对于正在研发中的65/45nm技术工艺，有人采用对PMOS源漏极刻蚀后外延SiGe层来引入对沟道的压应力(compressive stress) (图3)，以提高空穴(hole)的迁移率(mobility)，据报道称实现了饱和电流(Idsat)35％的增加。 应变硅(strain silicon)外延：在松弛(relaxed)的SiGe层上面外延一层单晶Si，由于Si跟SiGe晶格常数失配而导致Si单晶层受到下面SiGe层的拉伸应力(tensile stress)而使得电子的迁移率(mobility)得到提升(图4)，这就使得NMOS在保持器件尺寸不变的情况下饱和电流(Idsat)得到增大，而Idsat的增大意味着器件响应速度的提高，这项技术正成为各国研究热点。一般而言，一项完整的外延工艺包括3个环节：首先，根据需要实现的工艺结果对硅片进行预处理，包括去除表面的自然氧化层及硅片表面的杂质，对于重搀杂衬底硅片则必须考虑是否需要背封(backseal)以减少后续外延生长过程中的自搀杂。然后在外延工艺过程中需要对程式进行优化，如今先进的外延设备一般为单片反应腔，能在100秒之内将硅片加热到1100℃以上，利用先进的温度探测装置能将工艺温度偏差控制在2度以内，反应气体则可通过质量流量计(MFC)来使得流量得到精准控制。在进行外延沉积之前一般都需要H2烘烤(bake)这一步，其目的在于原位(in-situ)去除硅片表面的自然氧化层和其他杂质，为后续的外延沉积准备出洁净的硅表面状态。 最后在外延工艺完成以后需要对性能指标进行评估，简单的性能指标包括外延层厚度和电特性参数, 片内厚度及电特性均匀度(uniformity)，片与片间的重复性(repeatability)，杂质颗粒(particle)数目以及污染(contamination)；在工业生产中经常要求片内膜厚及电性的均匀度<1.5%(1σ)，对硅片厂家来说经常还要考查外延层的扩展电阻率曲线(SRP)以确定是否有污染存在及污染物杂质的量。特别地，对于SiGe工艺我们经常还需要测量Ge的含量及其深度分布，对于有搀杂的工艺我们还需要知道搀杂原子的含量及深度分布。另外晶格缺陷(defect)也是我们必须考虑的问题，一般而言，常常出现的有四种缺陷，包括薄雾(haze)，滑移线(slip line), 堆跺层错(stacking fault) 和穿刺(spike)，这些缺陷的存在对器件性能有很大影响，可以导致器件漏电流增大甚至器件完全失效而成为致命缺陷(killer effect)。一般来讲消除这些缺陷的办法是检查反应腔体漏率是否足够低(<1mTorr/min)，片内工艺温度分布是否均匀，承载硅片的基座或准备的硅片表面是否洁净、平坦等。经过外延层性能指标检测以后我们还需要对外延工艺进一步优化，以满足特定器件的工艺要求。硅衬底外延：硅片制造中为了提高硅片的品质通常在硅片上外延一层纯净度更高的本征硅；或者在高搀杂硅衬底上生长外延层以防止器件的闩锁（latch up）效应。

1电子技术的发展方向。半导体生存的系统改变。几十年来，随着时代的发展，半导体行业的需求和服务的设备制造商和半导体供应商改变：从机制造商的观点，他们的设备的需求层次，上升到整体解决方案，包括硬件，软件参考设计，甚至塑造，如工业设计，半导体制造商提出了更高的要求，另一方面，半导体供应商面临着更多的挑战，包括更高的集成度，更低的功耗，更低的成本。基于这些要求，全行业的合作将成为一种必然。例如，一家半导体公司，可能需要几十个甚至数百个软件供应商，合作平台推出的一款以满足应用程序的需求。在这方面，也希望中国国内的半导体制造商广泛合作，在行业内形成一个强大的联盟与每个趋势的特点，迅速建立自己的品牌形象。

2。接受的平台解决方案和行业的重要性日益明显。领先的半导体公司已经提供了独特的平台产品，它的优势体现在强大的功能，广泛的第三方软件和硬件支持，产品的可延续性和可扩展性。请参阅的行业从发展趋势看，由一个单一的移动设备以更高的集成度发展的过程中，平台的解决方案是必然的行动，特别是那些后果广义平台的概念平台解决方案，为特定的垂直市场，如频率取决于上的应用，音频应用程序，显示程序。

3。可靠，高效率，低功耗的电源系统是业界永恒的追求。一些领先的功率半导体制造商在中，小功率应用的解决方案，提高效率，降低成本仍是主要的行为高功率应用中，多阶段无疑将成为市场的主流服务器中的电信设备，有显然看到了这一趋势。节能产品已经成为了护照进入欧洲和美国等发达国家，法规和行业标准的不断出台，国家的最先进的节能半导体技术的使用可以节省30-50％的在电控，照明等电力消耗领域的能源。

可编程技术和设备，将工作平台的半导体解决方案的形成更激烈的竞争和促进的FPGA / CPLD器件密度的进一步提高，以及针对特定应用的新R＆D.快速的产品更新周期，不断提高创造了一个快速发展的可编程器件，样品台，以及一些新兴的电子产品将继续保持其灵活，快捷的优势，并进入快速增长阶段和成熟的，可编程器件公司的策略是掩??盖低成本可编程器件或类似的ASIC设备，以进一步延长其产品的生命周期。对于制造商的利益，可移植的代码可以无缝地和顺利地进入大规模生产。

5。 EDA工具及半导体IP成为半导体行业的发展的重要支撑力量。半导体技术向90nm和65nm，45nm制程32nm工艺，大大增加芯片的复杂性，和其他需求，如CMOS工艺的模拟和RF电路，DFM，DFT，EDA工具提出了更高的要求。 SIP是一种重要的模式，为半导体制造商可以考虑。与此同时，半导体IP内核是业界的广泛认可，成为一个快捷键快速启动IC（单的IP内核或多个IP内核）。

6。模拟器件仍然无处不在。在数字家庭，时尚的随身数码产品，音频电路，电源管理，信号路径的无线连接ADI公司的重要性日益突显，我们看到的趋势是在数字世界中创造一个模拟应用，放大器接口，ADC / DAC，就是明显的例子。未来，我们应该更关注将如何继续发展一体化进程的模拟和数字设备。

加密体系认证，保密的信息，以及完整的信息资料证实保证。 PKI加密算法，能够提供的数据，结合智能卡，智能卡和PKI存储加密解决方案的安全性和安全性，安全性和可靠性共同使用的“一卡通”和“键值”，可以进一步提高。同时，生物键的量子密钥加密手段正在取得进展。

芯片法案后，半导体行业的机：

1、工程拉锯战的开启。美国的新变法案立案之后，要求对美国本土的芯片提供巨额的补贴，但是提供的补贴有一个要求就是公司必须在美国本土制造芯片。这个法案的提出其实就是为了吸引更多的企业在美国本土进行投资和建厂。

企图用这样的方法让制造业能够回到美国本土当中。可以看得出美国的高端制造业人才比较少，而且目前并没有什么解决的方案。试图通过芯片法案之后能招引更多的工程师，这种想法是不对的。因为工程师红利这方面的内容并不是能够一蹴而就的。早在2016年，美国就对理工科毕业生进行了数据上的统计，其中中国有470万人，美国仅仅是56.8万人。对工科极度缺乏的。而这一次芯片法案之后，我国将能够借此机会在工程师上面得到转型和升级。

2、美国试图想要利用芯片法案，对我国的工厂造成影响。但是芯片方案的落实并没有在技术上对我国造成影响，反而是使我国的设备在全球能够大幅度的提升。特别是在疫情的影响之下，我国的半导体需求与应用正在发生着变化。第一季度市场风险偏好，但是有急剧下降的危险，但是半导体并没有形成严重的杀跌。

季报出来之后，对于那些低估的半导体公司，其上升的空间仍然维持一定的趋势，上升的空间还能够在一定规模上打开。也即意味着净利润有望在一个程度上得到提升。长期来看，科技创新带动的行业景气将不会轻易的受到改变。我国的半导体设备市场规模正在同比增长过程当中。现在半导体最大的机会就在于国产替代进口。国内晶圆代工厂和储存器厂的扩产是半导体设备材料公司最主要的一个方面。

---